数字电路教程8.2

通用阵列逻辑（GAL）基本结构：输入互补缓冲可编程的与逻辑阵列固定的或逻辑阵列可编程的输出电路采用电可擦除的CMOS制作输出逻辑宏单元（OLMC）工作特点：8个与或项输入，可实现正/反相输入（XOR）可选择直接输出/通过D触发器输出（OMUX）输出三态门可控：4种方式（TSMUX）反馈输入可控：输出/状态/其他输入（FMUX）工作模式：P.424图8.4.6专用输入：三态门断开，利用反馈输入端专用组合输出：不用触发器，不反馈，三态门常通组合输入/输出：不用触发器，带反馈，三态门程控寄存器输出：利用触发器，带反馈，三态门外控可擦除的可编程逻辑器件（EPLD）工艺性能特点：CMOS制作，功耗低UVEPROM工艺，集成度高，成本低逻辑结构特点：或门所连接的与门数可变（或阵列可部分编程）OLMC可编程性优于GAL现场可编程门阵列（FPGA）结构特点：输入/输出模块（IOB）：输入或输出可设置可编程逻辑模块（CLB）：含组合逻辑和触发器互连资源（IR）：金属线，可编程接点/开关利用EPROM存放编程数据输入/输出模块（IOB）逻辑原理可编程逻辑模块（CLB）逻辑原理性能特点：设计灵活性强，适用性广传输延迟时间不定，速度低，保密性差在系统可编程逻辑器件（ISP-PLD）特点：采用电可擦除，无需编程器结构特点：与GAL类同，加以改进输入/输出单元（IOC）通用逻辑模块（GLB）可编程布线区：全局布线区（GRP），输出布线区（ORP）GLB结构及功能：与GAL类似IOC结构及功能：8种工作方式图8.8.7图8.8.8在系统可编程通用数字开关（ispGDS）通过对IOC编程控制输入/输出以及各IOC之间的连接思考题和习题：34附：PAL16R4空白逻辑图（习题4使用）