实验二湘潭大学存储器实验报告

储存器实验报告姓名：曾智超学号：2013551722班级：软件二班实验时间：2014年10月29日实验软件：QuartusII13.0(64bit)实验系统：MicrosoftwindowsXP实验设备：EP1CQ240C8计算机CPU:A8-5550M一、FPGA中的ROM定制与读出实验实验目的：1.掌握FPGA中的ROM配置，作为只读存储器ROM的工作特性和配置方法。2.用文本编辑器编辑mif文件配置ROM，学习将程序代码以mif格式文件加载于ROM中3.在初始化存储器编辑窗口编辑mif文件配置ROM4.验证FPGA中ROM的功能实验记录：编辑好初始化文件scinstmem.mif:调用MegaWizardPlug-inManager定制好rom模块，并用之前编辑好的scinstmem.mif导入这个rom中。其中inputa[4..0]为一个5bit的输入端口，负责指定ROM中的存储编号，clk时钟信号则负责控制该模块。Output只有一个，就是32bit的指令输出。实验结果：如图，我们将clk设定成时钟周期类型的，周期为25.0ns。输入a设定是count计数类型的，周期为25.0ns。a和instruction的数据都设定成16进制的，方便后面的观察。可以看到，在第一个时钟上升沿到来之前，instruction为0，还没有开始工作。之后的每一次时钟信号的上升沿到来的时候，instruction的内容跟着变化，为我之前预设的ROM中的数值。仿真验证成功。引脚分配：a[4]InputPIN_61B1_N03.3-VLVTTL24mAa[3]InputPIN_41B1_N03.3-VLVTTL24mAa[2]InputPIN_31B1_N03.3-VLVTTL24mAa[1]InputPIN_21B1_N03.3-VLVTTL24mAa[0]InputPIN_11B1_N03.3-VLVTTL24mAinstruction[30]OutputPIN_1673B3_N03.3-VLVTTL24mAinstruction[29]OutputPIN_1663B3_N03.3-VLVTTL24mAinstruction[28]OutputPIN_1653B3_N03.3-VLVTTL24mAinstruction[27]OutputPIN_1643B3_N03.3-VLVTTL24mAinstruction[26]OutputPIN_1633B3_N03.3-VLVTTL24mAinstruction[25]OutputPIN_1623B3_N03.3-VLVTTL24mAinstruction[24]OutputPIN_1613B3_N03.3-VLVTTL24mAinstruction[23]OutputPIN_1603B3_N03.3-VLVTTL24mAinstruction[22]OutputPIN_1593B3_N03.3-VLVTTL24mAinstruction[21]OutputPIN_1583B3_N03.3-VLVTTL24mAinstruction[20]OutputPIN_1413B3_N23.3-VLVTTL24mAinstruction[19]OutputPIN_1403B3_N23.3-VLVTTL24mAinstruction[18]OutputPIN_1393B3_N23.3-VLVTTL24mAinstruction[17]OutputPIN_1383B3_N23.3-VLVTTL24mAinstruction[16]OutputPIN_1373B3_N23.3-VLVTTL24mAinstruction[15]OutputPIN_1363B3_N23.3-VLVTTL24mAinstruction[14]OutputPIN_1353B3_N23.3-VLVTTL24mAinstruction[13]OutputPIN_1343B3_N23.3-VLVTTL24mAinstruction[12]OutputPIN_1333B3_N23.3-VLVTTL24mAinstruction[11]OutputPIN_1323B3_N23.3-VLVTTL24mAinstruction[10]OutputPIN_1283B3_N23.3-VLVTTL24mAinstruction[9]OutputPIN_411B1_N23.3-VLVTTL24mAinstruction[8]OutputPIN_211B1_N03.3-VLVTTL24mAinstruction[7]OutputPIN_201B1_N03.3-VLVTTL24mAinstruction[6]OutputPIN_191B1_N03.3-VLVTTL24mAinstruction[5]OutputPIN_181B1_N03.3-VLVTTL24mAinstruction[4]OutputPIN_171B1_N03.3-VLVTTL24mAinstruction[3]OutputPIN_161B1_N03.3-VLVTTL24mAinstruction[2]OutputPIN_151B1_N03.3-VLVTTL24mAinstruction[1]OutputPIN_141B1_N03.3-VLVTTL24mAinstruction[0]OutputPIN_131B1_N03.3-VLVTTL24mAclkInputPIN_1693B3_N03.3-VLVTTL24mA然后下载到实验箱进行操作：从1、2按键输入a[4..0]五位地址，按键8控制clk时钟信号。每次用1、2键输入a以后，然后使用按键8发送一个时钟信号，然后观察控制台的输出数据。记录如下：a[4..0]instruction[31..0]003C01000001342400500220050004030C00001804AC820000058C890000060124402207200500030820A5FFFF0934A8FFFF0A390855550B2009FFFF0C312AFFFF0D014930250E014940260F014638241010A000011108000008122005FFFF13000543C01400084400150008440316000843C217080000171800004020198C8900001A208400041B010940201C20A5FFFF1D14A0FFFB1E000810001F03E00008和之前定制ROM的初始化数据相同。证明实验成功，实验数据正确。最后In-System读出ROM数据，和之前ROM初始化数据相比较，发现数据相同，实验成功。二．PGA中RAM读写实验实验目的：1.了解FPGA中RAM模块ram的功能2.掌握ram的参数设置和使用方法3.掌握ram作为随机存储器RAM的工作特性和读写方法实验初始化数据：建立一个scdatamem.mif文件：实验原理图：输入一个5bit的输入地址，可以指定内存的位置。输入一个clk时钟信号，控制ram的读写。Dataout[31..0]负责输入ram中的数据。在输入端datain[7..0]是一个8bit的输入口，我们需要扩展成32bit的:自己建立一个ext8to32.v的文件：moduleext8to32(a,s);input[7:0]a;output[31:0]s;assigns={4{a}};endmodule最后再用改文件生成符号文件，以供原理图使用。波形仿真：将inclk设定成周期类型计数，周期为20.0ns将addr和datain都设定成count计数，周期也为20.0ns，并且显示改成16进制显示将dataout改为16进制显示把we中的某一段改成1，表示当前可以写入。可以看出，在时钟上升沿到来的时候，datain中的数据被写入到了dataout中，在时钟下降沿到来的时候，dataout显示之前预设的ram数值。和理论估计是一致的，表示仿真成功。引脚定制：addr[4]InputPIN_61B1_N03.3-VLVTTL24mAaddr[3]InputPIN_41B1_N03.3-VLVTTL24mAaddr[2]InputPIN_31B1_N03.3-VLVTTL24mAaddr[1]InputPIN_21B1_N03.3-VLVTTL24mAaddr[0]InputPIN_11B1_N03.3-VLVTTL24mAdatain[7]InputPIN_2402B2_N23.3-VLVTTL24mAdatain[6]InputPIN_2392B2_N23.3-VLVTTL24mAdatain[5]InputPIN_2382B2_N23.3-VLVTTL24mAdatain[4]InputPIN_2372B2_N23.3-VLVTTL24mAdatain[3]InputPIN_2362B2_N23.3-VLVTTL24mAdatain[2]InputPIN_2352B2_N23.3-VLVTTL24mAdatain[1]InputPIN_2342B2_N23.3-VLVTTL24mAdatain[0]InputPIN_2332B2_N23.3-VLVTTL24mAdataout[31]OutputPIN_1683B3_N03.3-VLVTTL24mAdataout[30]OutputPIN_1673B3_N03.3-VLVTTL24mAdataout[29]OutputPIN_1663B3_N03.3-VLVTTL24mAdataout[28]OutputPIN_1653B3_N03.3-VLVTTL24mAdataout[27]OutputPIN_1643B3_N03.3-VLVTTL24mAdataout[26]OutputPIN_1633B3_N03.3-VLVTTL24mAdataout[25]OutputPIN_1623B3_N03.3-VLVTTL24mAdataout[24]OutputPIN_1613B3_N03.3-VLVTTL24mAdataout[23]OutputPIN_1603B3_N03.3-VLVTTL24mAdataout[22]OutputPIN_1593B3_N03.3-VLVTTL24mAdataout[21]OutputPIN_1583B3_N03.3-VLVTTL24mAdataout[20]OutputPIN_1413B3_N23.3-VLVTTL24mAdataout[19]OutputPIN_1403B3_N23.3-VLVTTL24mAdataout[18]OutputPIN_1393B3_N23.3-VLVTTL24mAdataout[17]OutputPIN_1383B3_N23.3-VLVTTL24mAdataout[16]OutputPIN_1373B3_N23.3-VLVTTL24mAdataout[15]OutputPIN_1363B3_N23.3-VLVTTL24mAdataout[14]OutputPIN_1353B3_N23.3-VLVTTL24mAdataout[13]OutputPIN_1343B3_N23.3-VLVTTL24mAdataout[12]OutputPIN_1333B3_N23.3-VLVTTL24mAdataout[11]OutputPIN_1323B3_N23.3-VLVTTL24mAdataout[10]OutputPIN_1283B3_N23.3-VLVTTL24mAdataout[9]OutputPIN_411B1_N23.3-VLVTTL24mAdataout[8]OutputPIN_211B1_N03.3-VLVTTL24mAdataout[7]OutputPIN_201B1_N03.3-VLVTTL24mAdataout[6