数字电路期末考试试卷及答案

2010-2011学年度第一学期09级电子技术基础（数字部分）期末考试试卷一、填空题（本大题共15小题，每空1分，总计30分）1、(127)10=()2=()8421BCD。2、5个变量可构成个最小项，全体最小项之和为。3、基本逻辑运算有、、3种。4、描述逻辑函数各个变量取值组合和函数值对应关系的表格叫。5、3线—8线译码器74LS138处于译码状态时，当输入A2A1A0=011时，输出=。6、对于T触发器，当T=时，触发器处于保持状态。7、某计数器的输出波形如图1所示，该计数器是进制计数器。CP0Q1Q2Q（图1）8、触发器有个稳定状态，用来寄存和。这种无外加触发信号时能维持原态不变的功能称功能。在外加触发信号作用下，触发器状态。9、要完成二进制代码转换为十进制数，应选择的电路是：。10、所谓计数器，是指能和输入脉冲个数的逻辑部件，它是利用触发器的功能来实现的。11、对于JK触发器，若J=K，则可完成触发器的逻辑功能；若K=J，则可完成触发器的逻辑功能。12、加法器是用来完成二进制数的加法运算的，它分为和。13、用表示某些特定含义的代码就称为编码；而把的过程称为，它是编码的逆过程。14、一个十进制加法计数器需要由个JK触发器组成。15、3位二进制计数器累计脉冲个数为；4位二进制计数器累计脉冲个数为。二、单项选择题（本大题共10小题，每小题2分，总计20分）1、要将方波脉冲的周期扩展16倍，可采用：。A、16进制计数器B、十位二进制计数器2、能实现串行数据变换成并行数据的是：。A、编码器B、译码器C、移位寄存器D、二进制计数器3、构成4位寄存器应选用个触发器。A、2B、4C、6D、84、对于由3个D触发器组成的单向移位寄存器，3位串行输入数码全部输入寄存器并全部串行输出，则所需要的移位脉冲的数量为。A、12B、6C、3D、25、具有“置0”、“置1”、“保持原状”、“状态翻新”，被称为全功能的触发器的是。A、D触发器B、T触发器C、JK触发器D、同步RS触发器6、在触发脉冲作用下，每来一个触发脉冲，触发器的状态就翻转一次的触发器是：。A、D触发器B、T，触发器C、JK触发器D、同步RS触发器7、对于基本RS触发器，若S=R=0，则。A、Q=Q=0B、Q=Q=1C、Q=1，Q=0D、Q=1，Q=08、存储8位二进制信息要个触发器。A、2B、4C、6D、89、对于一个共阳极型数码管，若译码器输出送数码管驱动的abcdefg=0000110，则显示的字符为。A、2B、3C、ED、F10、在下列逻辑电路中，不是组合逻辑电路的是：。A、译码器B、运算放大器C、全加器D、编码器三、问答及作图题（本大题共4小题，每小题8分，共32分）1、触发器的描述方法有哪些？请列举其中四种。2、异步计数器在结构上有何特点？同步计数器在结构上有何特点？3、两个D触发器构成的电路如图二所示，设初态Q0=Q1=1，试画出在5个脉冲作用下Q0、0Q、Q1、1Q端的输出波形。○○○···DCDCQ1Q2CP（图二）Q00QQ1CP1Q4、电路如图三所示，设初态为Q3Q2Q1Q0=1010，请画出10个CP脉冲作用后各输出端的波形。12345678910四、设计题（共18分）1、约翰和简妮夫妇有两个孩子乔和苏，全家外出吃饭一般要么去汉堡店，要么去炸鸡店。每次出去吃饭前，全家要表决以决定去哪家餐厅。表决的规则是如果约翰和简妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。试设计一组合逻辑电路实现上述表决电路。2010-2011学年度第一学期CP清零CJRK○○CJRK○○CJRK○○CJRK○○Q1Q0Q2Q3“1”CP计数脉动冲CPQ0Q1Q2Q309级电子技术基础（数字部分）期末考试答案卡班级：姓名：座号：分数：一、填空题：（每空1分，共30分）1、、。2、、。3、、。4、、、。5、。6、。7、。8、。9、、、、、。10、。11、、、。12、、。13、、、。14、。15、、。二、选择题：（每空2分，共20分）12345678910三、问答及作图题：（每小题8分，共32分）1答：2答：3解：4解：四、设计题：（共18分）解：（1）、设：（2）、真值表：（3）逻辑表达式（化简）：（4）、逻辑电路图：2010-2011学年度第一学期Q00QQ1CPQ0Q1Q2Q3CP1Q1Q09级电子技术基础（数字部分）期末考试答案一、填空题：（每空1分，共30分）1、1111111、100100111。2、、。3、、。4、、、。5、。6、。7、。8、。9、、、、、。10、。11、、、。12、、。13、、、。14、。15、、。二、选择题：（每空2分，共20分）12345678910ACBBCBBDBB三、问答及作图题：（每小题8分，共32分）1答：触发器功能的描述方法有：逻辑真值表、特征方程、驱动表、状态图和时序图等。2答：异步加法计数器的低位触发器的状态输出作为高位触发器的下降沿触发脉冲（进位），而异步减法计数器的低位触发器的状态输出则作为高位触发器的上升沿触发脉冲（借位）。3解：4解：四、设计题：（共18分）解：（1）、设：（2）、真值表：（3）逻辑表达式（化简）：（4）、逻辑电路图：0QQ1CPQ0Q1Q2Q3Q01Q1Q