实验10用状态机设计序列检测器的电路设计

实验十用状态机设计序列检测器的电路设计一、实验目的1.熟悉状态机的应用；2.进一步熟悉VHDL语句、语法。二、实验内容运用QuartusII集成环境下的VHDL文本设计方法设计用状态机实现的序列检测器，检测顺序输入的信号是否包含完整的“11100101”序列（先检测高位再检测低位），若正确检测到该序列，数码管显示“A”，否则显示“B”。进行波形仿真和分析、引脚分配并下载到实验设备上进行功能测试。三、实验步骤及参考程序1．创建个人实验文件夹，然后运行QuartusII软件，新建VHDLFile。2．在程序编辑界面输入电路的VHDL描述代码。3．建立工程并对电路进行编译。4．设置输入波形，查看输出波形。5．引脚绑定并下载到CreateSOPC试验箱进行验证参考程序：略参考引脚分配：参考波形图：四、实验扩展及思考1、如果待测数据以左移的方式进入序列监测器，写出该检测器的VHDL代码。两个问题：如何整合为1个进程如果程序下载后要改变序列检测的值，怎么修改。如何改造为一个简单的二进制密码锁。（XX）