实验48模拟锁相环电路的应用

实验4.8模拟锁相环电路应用206实验4.8模拟锁相环电路应用一、实验目的1、掌握模拟锁相环的组成及工作原理。2、熟悉用集成锁相环构成锁相解调电路。3、熟悉用集成锁相环构成锁相倍频电路。二、实验仪器及材料高频电子实验箱及实验箱配置的高频信号源和低频信号源、双踪示波器、频率特性扫频仪（选项）、数字万用表、常用工具。三、锁相环路的基本原理1、锁相环路的基本组成锁相环是一种以消除频率误差为目的的反馈控制电路。它的基本原理是利用相位误差电压去消除频率误差，当电路达到平衡状态之后，虽然有剩余相位误差存在，但频率误差可以降低到零，实现了无频差的频率跟踪和相位跟踪。锁相环由三部分组成，如图4.8.1所示。锁相环有控振荡器（VCO）、鉴相器（PD）和环路滤波器（LF）三个基本部件，三者组成一个闭合环路，输入信号为Vi（t），输出信号为Vo（t），由输出反馈至输入端。三个基本部件的功能为（1）压控振荡器（VCO）VCO是控制系统的控制对象。被控参数通常是振荡频率，控制信号是加在VCO上的电压，称为压控振荡器，就是电压-频率变换器。实际上还有电流-频率变换器，习惯上称为压控振荡器。（2）鉴相器（PD）PD是相位比较装置，用来检测输出信号VO（t）与输入信号Vi（t）之间的相位差θe（t），并把θe（t）转化为电压Vd（t）输出，Vd（t）称为误差电压。通常Vd（t）为直流量或低频交流量。（3）环路滤波器（LF）环路滤波器LF为低通滤波电路，其作用是滤除PD的非线性在Vd（t）中产生的无图4.8.1锁相环组成方框图第4章高频电子线路实验207用的组合频率分量及干扰，产生一个只反映θe（t）大小的控制信号VC（t）。按照反馈控制原理，如果由于某种原因使VCO的频率发生变化使得与输入频率不相等，这必将使VO（t）与Vi（t）的相位差θe（t）发生变化。该相位差经过PD转换成误差电压Vd（t），误差电压经过LF滤波后得到VC（t），由VC（t）去改变VCO的振荡频率趋于输入信号的频率，使之达到相等。环路达到相等时的状态称为锁定状态，当然由于控制信号正比于相位差，即Vd（t）∝θe（t）（4-8-1）因此，在锁定状态θe（t）不可能为零。换言之，在锁定状态VO（t）与Vi（t）仍存在相位差。2、锁相环路的两种调节过程锁相环路有两种不同的自动调节过程：一是跟踪过程，二是捕捉过程。（1）环路的跟踪过程在环路锁定之后，若输入信号频率发生变化，产生了瞬时频差，使瞬时相位差发生变化，环路将及时调节误差电压去控制VCO，使VCO输出信号频率随之变化，即产生新的控制频差，VCO输出频率及时跟踪输入信号频率。当控制频差等于固有频差时，瞬时频差再次为零，继续维持锁定，这一过程为跟踪过程。在锁定之后能够继续维持锁定所允许的最大固有角频差△ω1m的两倍称为跟踪带或同步带。（2）环路的捕捉过程环路由失锁状态进入锁定状态的过程称为捕捉过程。设t=0时环路开始闭合，之前输入信号角频率ωi不等于VCO输出振荡角频率ωyo（控制电压Vc=0），环路处于失锁状态。假定ωi是一定值，二者瞬时角频差△ω1=ωi–ωyo，瞬时相位差△ω1随时间线性增大。鉴相器输出误差电压Ue（t）=kbsinω1t是一个周期为2π/△ω1的正弦函数，称为正弦差拍电压。差拍电压是指其角频率（△ω1）为两个角频率（ωi与ωyo）的差值，角频差△ω1的数值大小不同，环路的工作情况也不同。若△ω1较小，处于环路滤波器的通频带内，差拍误差电压Ue（t）能顺利通过环路滤波器加到VCO上，来控制VCO的振荡频率，使其随着差拍电压的变化。所以，VCO输出是一个调频波，即ωy（t）将在ωyo上下摆动。由于△ω1较小，VCO输出振荡角频率ωy（t）很容易摆动到ωi，环路进入锁定状态。鉴相器是输出相对稳定直流电压的相位差，维持环路动态平衡。若瞬时角频差△ω1数值较大，差拍电压Ue（t）的频率就较高。它的幅度在经过环路滤波器时受到衰减。这样，VCO的输出振荡角频率ωy（t）上下摆动的范围将减小，所以需要多次摆动才能接近输入角频率ωi（t），即捕捉过程需要许多个差拍周期才能完实验4.8模拟锁相环电路应用208成。因此，捕捉时间较长，若△ω1太大，将无法捕捉到，环路一直处于失锁状态。由失锁进入锁定所允许的最大固有角频差△ω1m′的两倍称为环路的捕捉带。3、集成锁相环NE564介绍及应用（1）实验所用的锁相环为NE564（国产型号为L564），是一种工作频率高达50MHz的超高频集成锁相环。NE564锁相环内部框图和引脚功能如图4.8.2所示。①如图4.8.2（a）所示，A1（LIMITER）为限幅放大器。它主要由原理图中的Q1~Q5，Q7及Q8组成。Q1~Q5组成PNP，NPN互补的共集—共射组合差分放大器，由于Q2，Q3负载并联有肖特基二极管D1，D2，故其双端输出电压被限幅在2VD=0.3~0.4v左右。因此，可有效消除FM信号输入时，干扰所产生的寄生调幅。Q7，Q8为射极输出差放，以作缓冲，将输出信号送至鉴相器。图4.8.2锁相环NE564内部方框图和引脚图②鉴相器PD（PHASECOMPARATOR）采用双差分模拟相乘器。由压控振荡器反馈的信号从外部由③脚端输入，另外由②脚端去改变双差分电路的偏置电流，控制鉴相器增益，实现了控制环路增益。③压控振荡器VCO锁相环NE564的压控振荡器是改进型的射极定时多谐振荡器。主电路由Q21、Q22与Q23、Q24组成。其中Q22、Q23两管的射极通过⑿、⒀脚端外接定时电容Ct、Q21、Q24两管的射极分别经电阻R22、R23接电流源Q25、Q27、Q26也为电流源。Q17、Q18为控制信号输入缓冲级。接通电源时，Q21、Q22与Q23、Q24轮流导通与截止，电容Ct周期性地充电与放电，在Q22、Q23集成极输出极性相反的方波脉冲。由特定设计，固有振荡频率为(a)内部方框图(b)芯片管脚功能第4章高频电子线路实验209tCRf200161（4-8-2）式（4-8-2）中R20=100Ω，f0为VCO振荡频率④输出放大器A2（AMPLIFIER）与直流恢复电路A2与直流恢复电路是专为解调FM信号与FSK信号而设计的。输出放大器A2由Q37、Q38、Q39组成恒流源差分放大电路。来自鉴相器的误差电压由④、⑤脚端输入，经缓冲后，双端送入A2放大。直流恢复电路由Q42、Q43、Q44等组成，电流源Q40作Q43的有源负载。若环路的输入为FSK信号，即频率在f1与f2之间周期性跳变的信号。鉴相器的输出电压A2放大后分为两路，一路直接送施密特触发器的输入，另一路送直流恢复电路Q42基极。由于Q43集电极通过⒁脚端外接滤波电容，所以直流恢复电路的输出电压是直流电压。这个直流电压再送到施密特触发器，另一输入端作为基准电压VREF。若环路的输入为FM信号，在锁定状态，⒁脚端的电压是FM解调信号。⑤施密特触发器（POSTDETECTIONPROCESSOR）施密特触发器是为解调FSK信号而设计的。其作用是将模拟信号转换成TTL数字信号。直流恢复输出的直流电压基准VREF（经R26到Q49基极）与被A2放大了的误差电压Vdm分别送入Q49和Q50的基极，Vdm与VREF进行比较。当VdmVREF时，则Q50导通，Q49截止，使Q54截止，Q55导通，于是⒃脚端输出低电平。当VdmVREF时，Q49导通Q50截止，使Q54导通Q55截止，⒃脚端输出高电平。通过⒂脚端改变Q52的电流大小，即改变触发器上下翻转电平，上限电平与下限电平之差又称为滞后电压VH。调节VH可消除因载波泄漏，造成的误触发出现的FSK解调输出。特别是在数据传输速率较高的场合，⒁脚端接入的滤波电容值不能太大。锁相环NE564的主要参数如下：NE564的最高工作频率为50MHz，最大锁定范围达±12%fo，输入阻抗大于50kΩ，电源工作电压5～12V，典型工作电压为5V，典型工作电流为60mA，最大允许功耗为40mV，在频偏为±10%、中心频率为5MHz时，输出的解调电压达140mVＰ-Ｐ。输入信号为有效值大于或等于200mVRms。（2）NE564基本应用电路（实验原理图如图4.8.4所示）在图4.8.4所示的电路中，IC71及其外围器件组成FM锁相解调电路，IC31和IC32组成锁相倍频电路。在锁相解调电路中，信号从第6脚经交流耦合输入，2脚作为压控振荡器增益控制端，12脚和13脚外接定时电容，使振荡在10.7MHz上，从14脚输出调制信号经过运算放大器IC72放大后输出。实验4.8模拟锁相环电路应用210在锁相倍频中，74LS393为分频器，它由两个完全相同单元组成（IC32A，IC32B），分别可以进行2分频、4分频、8分频、16分频，如果将IC32A中的16分频输出与IC32B中的时钟输入端相接则IC32B可以组成32分频、64分频、128分频、256分频。在本实验中参考信号为fR=50kHz,进行16、32、64、128倍频。NE564的压控振荡器VCO振荡输出信号（从9脚输出）经W32与R36分压（74LS393输入信号不能大于2.4V）由74LS393的1脚输入，分频后由NE564芯片的3脚输入，简单的框图如图4.8-3所示。由NE564的3脚输入的分频信号与从NE564的6脚输入的参考信号进行鉴频，输出误差电压控制VCO，最终使VCO输出f0=NfR的频率，达到倍频目的。在锁相分频电路中，NE564的2脚为增益控制端调节W31可改变同步带大小。NE564的12脚和13脚跨接定时电容容量C，C由下列算式确定。RCf1610式中100R则0161RfC当fo=800kHz时C≈780pF（16倍频）fo=1.6MHz时C≈390pF（32倍频）fo=3.2MHz时C≈195pF（64倍频）fo=6.4MHz时C≈100pF（128倍频）注意：在实际电路中，由于分布电容的存在实际值比计算值小。四、实验内容1、锁相解调实验锁相解调原理如图4.8.4所示。按下电源开关K71，用10.7MHz的调频信号进行解调电路实验。从IN71处输入调频信号（调频信号由高频信号源单元提供，调制信号由低频信号源提供，载波信号大小为Vp-p=2V，调制信号频率为1kHz、VΩＰ-Ｐ=1.5V）。从TT71观察输出波形，微调CC70使VCO锁定在10.7MHz，调节W71使输出波形幅度最大且不失真。观察调制信号频率大小（改变WD6）与调制频偏大小（改变WD2）对输出信号的影响(当频率计工作时，输出的解调信号可能会有抖动现象)。图4.8.3NE564锁相倍频方框图第4章高频电子线路实验2112、锁相倍频实验锁相倍频实验电路，如图4.8.5所示（由IC32A，IC32B组成）。由IN31输入50kHz的纯载波（由低频信号源提供正弦波信号大小约Vp-p=2V），作为参考信号。（1）连接J38进行16倍频实验，根据计算的Ct值，通过连接J31，J32、J33等容值的电容（参考连接为J31、J32），改变Ct的大小使输出信号锁定到输入信号上（锁定时TT32和IN31的频率一样），此时从TT31处测得的信号频率为16×50kHz=800kHz（74LS393的1脚输入信号保持在2.4V左右）。调节的方法为：用双踪示波器同时在IN31和TT32处观察输入信号和分频信号，调节Ct的大小（如果TT32的波形频率比IN31的高，即周期大则应将电容值减小，否则增大），当两信号同频时即锁定输出800kHz的信号。（2）连接短接片J39进行32倍频实验（参考连接短接片为J32、J33，TT31处的频率为32×50=1.6MHz）；连接短接片J310进行64倍频实验（参考连接短接片为J33、J34，TT31处的频率为64×50=3.2MHz），连接短接片J311进行128倍频实验（参考连接短接片为J34、J36，TT31处的频率为128×50=6.4MHz）。进行倍频连接短接片时，J38、J39、J310、J311四个连接器每次只能连接一个短接片。在应用中根据需要