您好,欢迎访问三七文档
当前位置:首页 > 电子/通信 > 综合/其它 > 实验二中规模组合逻辑电路的设计
实验二中规模组合逻辑电路的设计一、实验目的1、学习译码器与数据选择去的分析方法与设计方法;2、学习用集成逻辑门安装、调试逻辑电路,并测试其逻辑功能;3、学习数字电子线路故障检测的一般方法。二、实验器材1、74LS138三线八线译码器2片2、74LS153双四选一数据选择器2片3、其它小规模逻辑门若干4、数字万用表1台三、预习要求1、预习译码器与数据选择器的使用方法2、根据实验任务要求设计电路,并根据所给的标准器件画出逻辑图。四、实验原理(1)74LS138芯片介绍74LS138是一款三线八线译码器。A2、A1、A0为二进制译码输入端,为译码输出端(低电平有效),G1、、为选通控制端。当G1=1、时,译码器处于工作状态;当G1=0、时,译码器处于禁止状态。图2-174LS138引脚图与逻辑图16151413121110974LS13812345678VCCY0Y1Y2Y3Y4Y5Y6A0A1A2G2AG2BG1Y7GND74LS138Y0Y1Y2Y3Y4Y5Y6 Y7A0A1A2G2AG2BG1Y0Y1Y2Y3Y4Y5Y6 Y7A0A1A2STBSTCSTA(a)引脚排列图(b)逻辑功能示意图AG2BG2022BAGG122BAGG表2-174LS138真值表输入输出G1A2A1A00Y1Y2Y3Y4Y5Y6Y7Y100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100××××11111111×1×××11111111利用使能端能方便地将两个3/8译码器组合成一个4/16译码器用2片74LS138扩展成一片四线十六线译码器。图2-274LS138扩展图二进制译码器实际上也是脉冲分配器。若利用使能端中的一个输入端输入数据信息,器件就成为一个数据分配器(又称多路分配器),如图所示。若在G1输入端输入数据信息,022BAGG,地址码所对应的输出是G1数据信息的反码;若从AG2端输入数据信息,令G1=1、BG2=0,地址码所对应的输出就是BG2端数据信息的原码。若数据信息是时钟脉冲,则数据分配器便成为时钟脉冲分配器。BAGG22Z0Z1Z2Z3Z4Z5Z6Z7Z8Z9Z10Z11Z12Z13Z14Z15使能G译码输出D0D1D2D3“1”译码输入A0A1A2G1G2AG2B74LS138(1)低位Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2G1G2AG2B74LS138(2)高位Y0Y1Y2Y3Y4Y5Y6Y7图2-3用74LS138实现脉冲分配器二进制译码器还能方便地实现逻辑函数,3位二进制译码器给出3变量的全部最小项;33221100mBACYmABCYmABCYmABCY77665544mCBAYmACBYmABCYmABCY可以利用这些最小项实现各种组合逻辑电路。例如:74LS138设计一个全加器①写出函数的标准与或表达式,并变换为与非-与非形式。②画出用二进制译码器和与非门实现这些函数的接线图。图2-4用74LS138实现全加器(2)芯片74LS153介绍数据输入D74LS138G2AA0A1A2G2BG1D数据输出Y0Y1Y2Y3Y4Y5Y6Y7地址输入EN7653174211)7,6,5,3(),,()7,4,2,1(),,(mmmmmCBACmmmmmCBASiiiiiiii&&AiBiCi-11SiCiA0Y0A1Y1A2Y2Y3Y4G1Y5G2AY6G2BY774LS138图2-574LS153管脚图74LS153是集成双4选1数据选择器。选通控制端S为低电平有效,即S=0时芯片被选中,处于工作状态;S=1时芯片被禁止,Y=0。四、实验内容1、测试74LS138的逻辑功能。表2-2输入输出G1A2A1A00Y1Y2Y3Y4Y5Y6Y7Y1000010001100101001110100101011011010111012、用74LS138和若干逻辑门设计一个两位二进制数值比较器表2-31A000000001111111116151413121110974LS15312345678VCC2SA02D32D22D12D02Y1SA11D31D21D11D01YGNDBAGG220A00001111000011111B00110011001100110B0101010101010101BAFBAF3、用一片74LS153设计一个全加器,完成下表表2-4A00001111B001100111iC01010101iSiC五、实验报告1、按步骤完成实验,并将数据填入表格。2、思考(1)逻辑图中管脚高有效与低有效有什么区别?(2)编码器和译码器通常用到什么场合?(3)编码器和译码器是怎样实现扩展的?(4)比较数据选择器与数据分配器的区别
本文标题:实验二中规模组合逻辑电路的设计
链接地址:https://www.777doc.com/doc-2531249 .html