基于DSP语音信号采集系统的设计1

摘要为了研究数字信号处理，提出了一个基于DSPTMS320VC5502的语音信号采集系统的设计。给出了该系统的总体设计方案，具体硬件电路,包括系统电源设计、复位电路设计、时钟电路设计、存储器设计、A/D接口电路设计、JTAG接口设计、DSP与A/D芯片的连接等，以及软件流程图。通过MATLAB得到语音信号的波形和频谱图。实验表明:所设计的基于DSP的硬件和软件系统是一个很好的语音信号采集系统,该系统结构清晰，电路简洁，易于实现。关键词：语音信号；数据采集；DSP；TLC320AD50目录基于DSP语音信号采集系统的设计1.引言20世纪50年代以来，随着数字信号处理各项技术的发展，语音信号处理技术得到不断提高,语音合成、语音识别、语音记录与语音控制等技术已开始逐步成熟并得到应用。在语音信号处理过程中,要实现语音信号处理技术的精确性、实时性目的，语音信号采集和无误差存储成为语音信号处理中的前提。TMS320VC5502是德州仪器公司公司在2002年基于TMS320VC5502推出的定点数字信号处理器，它采用修正的哈佛结构，包括1个程序存储总线、3个数据存储总线和4个地址总线，这种结构允许同时执行程序指令和对数据操作，运行速度快，单周期定点指令执行时间为5ns，远高于语音信号采集和处理的要求。在语音信号采集中,模拟信号向数字信号转换（ADC)的精度和实时性对后续信号处理过程起到了重要作用。设计中采用TLC320AD50完成语音信号的A/D转换。TLC320AD50是TI公司提供的一款16bit同步串口A/D和D/A转换芯片，ADC之后有1个抽取滤波器以提高输入信号的信噪比,其采样频率最高可达22.5Kb/s，满足语音信号处理中关于采样频率的要求。2.总体设计基于TMS320VC5502的语音信号采集系统的结构如图2–1所示，该系统的中央处理单元采用美国TI(德州仪器)公司的高性能定点数字信号处理芯片TMS320VC5502，TMS320VC5502是TI公司推出的定点数字信号处理器，它采用修正的哈佛结构，包括12组独立总线，即1组程序读总线，1组程序地址总线，3组数据读总线，2组数据写总线，5组数据地址总线。这种结构允许同时执行程序指令和对数据操作，运行速度快，单周期定点指令执行时间为10ns。在语音信号采集中,模拟信号向数字信号转换（ADC)的精度和实时性对后续信号处理过程起到了重要作用。设计中采用TLC320AD50完成语音信号的A/D转换。TLC320AD50是TI公司提供的一款32bit同步串口A/D和D/A转换芯片，ADC之后有1个抽取滤波器以提高输入信号的信噪比,其采样频率最高可达22.5Kb/s，满足语音信号处理关于采样频率的要求。DSPTMS320VC5502电源复位语音信号ADCJTAGSRAM时钟FLASH图2-1系统结构框图(1)DSP核心模块的设计TMS320VC5502是整个数据采集系统中，核心处理部分。把缓存器的数据转存到海量存储器中，并对CPLD逻辑的工作方式，工作时钟进行控制，同时还完成与上位机的通信。TMS320VC5502有2个MAC单元，4个40位累加器，能够在单周期内作2个17*17的乘法运算。在这里，选用TMS320VC5502的数据空间用做SRAM的扩展，选用TMS320VC5502的I/O空间用做FLASH扩展。DSP核心模块充当整个系统的CPU的功能，除了承担对A\D转换器送来的信号做相应的处理之外，还驱动RS-232串行通信链路将相应的数据及时的传到上位机上以备做之后的相关处理或计算，这就要求DSP芯片的处理能力相当的强大和速度必须与ADC相匹配，这一点TMS320VC5502完全有能力做到。(2)A/D转换模块A/D转换模块是整个系统的主要部分，它接收来自外部的信号或模拟数据，然后经过处理转换成数字信号传递给CPU做后续的处理。设计中采用TLC320AD50完成语音信号的A/D转换。TLC320AD50是TI公司提供的一款16bit同步串口A/D和D/A转换芯片，ADC之后有1个抽取滤波器以提高输入信号的信噪比,其采样频率最高可达22.5Kb/s，满足语音信号处理中关于采样频率的要求。TLC320AD50(以下简称AD50)是TI生产的多媒体音频编解码器芯片,它集成了16位A/D和D/A转换器,采样速率最高可达22.05KHz,其采样速率可通过DSP编程来设置。在AD50内部ADC之后有抽样滤波器,以提高输入信号的信噪比,在DAC之前有插值滤波器,以保证输出信号平滑。AD50内部有7个数据和控制寄存器,用于编程设置它们的工作状态。由于语音信号的频率范围在200Hz～23400Hz之间,采样率一般设定为8kHz,所以用AD50做AD转换器非常合适。AD50的工作方式和采样频率均通过串口编程来实现。由于转换的数据和控制数据是通过同一串行口进行传输的,所以AD50中有首次通信和二次通信。首次通信专用于转换数据的传送,其时序如图2所示。二次通信则用来设置和读出寄存器的值,所有的寄存器都在二次通信时编程。启动二次通信有两种方法,一种是在FC上加高电平,第二种是将15位方式在首次通信的DIN的LSB位置为1。AD50完成语音信号采集后,在DSP中进行相应的处理算法,语音信号经处理再从AD50输出。DSP_DB16DSP_DB17DSP_DB18DSP_DB19DSP_DB20DSP_DB21DSP_DB22DSP_DB23DSP_DB24DSP_DB25DSP_DB26DSP_DB27DSP_DB28DSP_DB29DSP_DB30DSP_DB31DSP_A6DSP_A7DSP_A8DSP_A9DSP_A10DSP_A11DSP_A12DSP_A13DSP_A14DSP_A15DSP_A16DSP_A17DSP_A18DSP_A19DSP_A20DSP_A21DSP_DB0DSP_DB1DSP_DB2DSP_DB3DSP_DB4DSP_DB5DSP_DB6DSP_DB7DSP_DB8DSP_DB9DSP_DB10DSP_DB11DSP_DB12DSP_DB13DSP_DB14DSP_DB15DSP_HR/~WDSP_~TRSTDSP_X2DSP_X1GPI061GPI042GPI023GPI014GPI005TIM16TIM07~INT08CVDD9~INT110~INT211DVDD12~INT313~NMI/WDTDUT14~IACK15VSS16CLKR017DR018FSR019CLKX020CVDD21DX022FSX023CLKR124DR125FSR126DX127CLKX128VSS29FSX130DR231DX232CVDD33SP334SP235DVDD36SP137SP038VSS39SCL40SDA41HC142HC043~HCS44HCNTL145HCNTL046VSS47HR/~W48~HDS249CVDD50~HDS151HRDY52DVDD53CLKOUT54XF55C1557C1458~HINT59PVDD60NC261X162X2/CLKIN63EMIFCLKS64VSS65C1366C1267C1168C1069C970C871C772VSS73ECLKIN74ECLKOUT275ECLKOUT176CVDD77C678C579DVDD80C481C382VSS83C284C185C086A2187A2088A1989A1890VSS91A1792A1693DVDD94A1595A1496VSS97A1398A1299CVDD100A11101A10102A9103A8104DVDD105A7106A6107A5108VSS109A4110A3111A2112CVDD113D31114D30115D29116VSS117D28118D27119D26120CVDD121D25122D24123DVDD124D23125D22126D21127D20128D19129VSS130D18131D17132D16133D15134D14135D13136D12137D11138D10139D9140DVDD141D8142D7143VSS144D6145D5146D4147CVDD148D3149D2150D1151D0152VSS153EMU1/~OFF154EMU0155TDO156VSS157TDI158~TRST159TCK160TMS161~RESET162HPIENA163HD7164CVDD165HD6166HD5167DVDD168HD4169HD3170CVDD171HD2172HD1173HD0175GPI07176VSS177TMS320C5502DSPVSS56TMS320C5502DSPDSP_DR0DSP_DX0DSP_FSR0DSP_FSX0DSP_CLKRODSP_CLKX0图2-2TMS320VC5502芯片3硬件设计由系统结构框图可知，系统主要包括实现模/数转换的A/D模块、掉电时存放程序的Flash模块、为DSP提供电源的外部电源模块、时钟模块，复位电路模块、实现程序下载的JTAG接口模块以及外接扩展存储器等几个部分.系统结构框图如图2-1所示。(1)DSP芯片作为DSP家庭高性价比代表的16位定点DSP芯片，C5402适用于语音通信等实时嵌入应用场合。与其它C54X芯片一样,C5402具有高度灵活的可操作性和高速的处理能力。其性能特点如下：操作速率可达100MIPS;具有先进的多总线结构，三条16位数据存储器总线和一条程序存储器总线；40位算术逻辑单元（ALU），包括一个40位桶形移位器和两个40位累加器；一个17×17乘法器和一个40位专用加法器，允许16位带/不带符号的乘法；整合维特比加速器，用于提高维特比编译码的速度;单周期正规化及指数译码；8个辅助寄存器及一个软件栈，允许使用业界最先进的定点DSPC语言编译器；数据/程序寻址空间为1M×16bit，内置4K×16bitROM和16K×16bitRAM；内置可编程等待状态发生器、锁相环（PLL）时钟产生器、两个多通道缓冲串口、一个与外部处理器通信的8位并行HPI口、两个16位定时器以及6通道DMA控制器且低功耗。与C54X系列的其它芯片相比，C5402具有高性能、低功耗和低价格等特点。它采用6级流水线,且当RPT（重复指令）时，一些多周期的指令就变成了单周期的指令；芯片内部RAM和ROM可根据PMST寄存器中的OVLY和DROM位灵活设置。这些都有利于算法的优化。(2)电源设计为了降低芯片功耗，C54x系列芯片大部分都采用低电压设计，并且采用双电源供电，即内核电源CVDD：采用1.8V，主要为芯片的内部逻辑提供电压，包括CPU、时钟电路和所有的外设逻辑；I/O电源DVDD：采用3.3V，主要供I/O接口使用。可直接与外部低压器件接口，而无需额外的电平变换电路。DSP芯片采用的供电方式，主要取决于应用系统中提供什么样的电源。在实际中，大部分数字系统所使用的电源可工作于5V或3.3V，本设计采用TI公司提供的双电源芯片：TPS73HD318电源的最大输出电流为750mA，并且提供两个宽度为200ms的低电平复位脉冲。电路图如图3-1所示。C10.1uR3250kR1R2C210uVoRSTViINENGNDRESETOUTFBTPS7301电源模块图3-1由TPS7301芯片组成的电源电路(3)复位电路设计TMS320VC5502的复位输入引脚RS为处理器提供了一种硬件初始化的方法,它是一种不可屏蔽的外中断,可在任何时候对TMS320VC5502进行复位。当系统上电后，RS引脚应至少保持5个时钟周期稳定的低电平，以确保数据、地址和控制线的正确配置。复位后(RS回到高电平)，CPU从程序存储器的FF80H单元取指，并开始执行程序。本设计采用手动复位电路（如图3-2）。C4.7uR110kR100kKVCC复位模块DSP_~RST图3-2手动复位电路(4)时