基于VerilogHDL多功能代码转换电路的设计

大作业2----基于VerilogHDL多功能代码转换电路的设计1、转换电路的功能表输入8421码输出余3码（当控制信号为00）2421码（当控制信号为01）格雷BCD码（当控制信号为10）00000011000000000001010000010001001001010010001100110110001100100100011101000110010110001011011101101001110001010111101011010100100010111110110010011100111110002、VerilogHDL模块moduledzy(X,sel,Y);input[4:1]X;//输入的8421码input[2:1]sel;//控制信号output[4:1]Y;//输出的码reg[4:1]Y;always@(Xorsel)case(sel)2'b00:Y=X+4'b0011;//转换成余3码2'b01://转换成余2421码if(X4'b0101)Y=X;elseY=X+4'b0110;2'b10://转换成格雷BCD码case(X)4'b0000:Y=4'b0000;4'b0001:Y=4'b0001;4'b0010:Y=4'b0011;4'b0011:Y=4'b0010;4'b0100:Y=4'b0110;4'b0101:Y=4'b0111;4'b0110:Y=4'b0101;4'b0111:Y=4'b0100;4'b1000:Y=4'b1100;4'b1001:Y=4'b1000;endcaseendcaseendmodule2、功能仿真3、RTL综合结果并生成逻辑符号’4、小结使用逻辑门设计电路，逻辑门可以组合使用实现复杂的逻辑运算，直观容易理解，但画图过程比较繁琐。使用VerilogHDL编写程序，比较严谨，逻辑思维较强。经过这次作业，我更加熟悉Quartus的环境，用起来也更为熟练，希望再接下来的几次作业里还能有收获。