大规模集成电路ASIC试卷

简答题1.简述FLEX10K的EAB结构和作用。2.简述FPGA中4输入查找表的结构，FPGA中设置查找表有什么好处。3.FPGA的可编程互连有几种，为什么要设置这样几种互连。4.FPGA芯片中配置存储单元的工作原理。5.简述JTAG边界扫描测试。程序设计1．设A和B为两个二进制数，A=a1a0，B=b1b0，用VERILOG设计实现能对A和B比较的电路，要求A=B时输出黄灯亮信号,AB时输出绿灯亮信号,AB时输出红灯亮信号三种状态信号。（10分）2．用Verilog语言设计一个八位双向总线驱动器。（10分）3．用VERILOG语言设计一个3-8译码器。（10分）4．用VERILOG语言设计一个含有异步清零和异步置位的D触发器。（10分）5.用VERILOG语言设计一个7人表决电路，参加表决者7人，同意为1，不同意为0，同意者过半则表决通过，绿灯亮；表决不通过则红灯亮。（10分）填空题6.CPLD的结构大多为EEPROM或FlashROM形式，所以编程后程序可以下载到____________，这样程序就可以长期保存，而FPGA是SRAM结构，必须附带___________以保存程序信息。7.CPLD的基本结构可以看成由_____________和________________两部分组成。8.FPGA器件的内部结构为逻辑单元阵列(LCA)。LCA由3类可编程单元组成:_____________，_________以及___________。9.FPGA器件中通用互连线是_________________，长线是____________________。二.简答题（40分）述FLEX10K的EAB结构和作用。简述FPGA中4输入查找表的结构，FPGA中设置查找表有什么好处。FPGA的可编程互连有几种，为什么要设置这样几种互连。简述JTAG边界扫描测试。4.简述JTAG边界扫描测试。三.在FPGA器件中有如下图的RAM块，要想构造一个2KX64位RAM单元，需要多少个这样的RAM块，如何构造，画出示意图.（15分）256X8512X41024X22048X1DBABWE四.用VERILOG语言中的元件例化语句实现下面电路。（15分）ABCDEP1U1U2U3U4第四题图五.用Verilog语言实现一个三八译码电路。（10分）一.填空题（30分，每小题3分）1、EDA的概念是____________________________________________________________________。2、RTL是指________________________________________________________________________。3、三态缓冲器的三态是指________________、________________和________________________。4、VERILOG程序设计中常用的库有_______________________________________________________。5、５ＴＯ８表示取值为________________；３｜７表示取值为_________________。6、给触发器复位有________________和________________两种方法。7、定义程序包的一般结构为：______________________________________________________.8、ＩＮＯＵＴ和ＢＵＦＦＥＲ的区别__________________________________________________。9、任何的组合电路，可以用________________电路实现；任何的时序电路都可由________________电路加上________________构成。1０、过程中参数需要有工作模式的原因是____________________________________________。二.简答题（30分，每小题6分）1时序仿真和功能仿真的区别。2时钟信号和复位信号等全局性信号为什么用长线来实现？3逻辑单元LE包括哪几个部分？4什么是固有延时？什么是惯性延时？5什么是同步时序电路和异步时序电路？三.利用面积优化法对下面程序进行优化。（10分）libraryIEEE;useIEEE.std_logic_1164.all;useIEEE.std_logic_arith.all;useIEEE.std_logic_unsigned.all;entitymul1isPort(a,b,c,d:inINTEGERRANGE0TO7;sel:instd_logic;result:outINTEGERRANGE0TO7);endmul1;architectureBehavofmul1isbeginprocess(a0,a1,sel,b)beginif(sel='0')thenresult=a+b;elseresult=c+d;endif;endprocess;endBehav;四.程序设计（30分）1、设计一个16宽度的双向总线驱动电路。（10分）2、设计一个带有同步并行预置功能的8位右移一位寄存器。（10分）3、用元件例化法描述图1和图2组成的电路。（10分）