基于AT89C51单片机的出租车计价器系统设计

课程设计(综合实验)报告(2013--2014年度第2学期)名称：单片机与嵌入式系统课程设计题目：基于51单片机的出租车计价器设计院系：控制与计算机工程学院班级：测控1101班学号：1111160108学生姓名：李权指导教师：吕跃刚设计周数：一周成绩：日期：2014年06月19日课程设计（综合实验）报告1一、课程设计的目的与要求1．每三人一组，按学号排列分组。2．每组同学可按题目自行合理分工合作完成，答辩时可分别负责回答其中一部分，如资料查询、总体设计、外围器件研究、传感器研究、电路设计、硬件制版图绘制、软件编程等。3．每组课设只给出题目，而没有给出具体技术功能要求。同学可以充分发挥、完善设计。4．建议每组应有一个同学学习掌握protel99SE制版软件，并负责电路板设计。5．建议认真查阅资料，多参考别人的成果，但设计的内容要有自己的独立见解。6．课设报告按学校格式要求书写。二、设计正文1.1.1单片机的概念单片机（microcontroller，又称微控制器）是在一块硅片上集成了各种部件的微型计算机。这些部件包括中央处理器CPU、数据存储器RAM、程序存储器ROM、定时器/计数器和多种I/O接口电路。图1是80C51单片机的基本结构图a.89C51单片机的结构特点有以下几点：8位CPU；片内振荡器及时钟电路；32根I/O线；外部存储器ROM和RAM，寻址范围各64KB；图189C51结构方框图中断控制器4KBROM定时/计数器C/T0，C/T1128BRAMCPU4个I/O口总线控制OSC串行口↑↑↑↑↑↑↑↑↑↑↑↑↑INT0INT1↑↑XTAL1XTAL2ALEPESNRDWRT1RXDP3P1P0TXDP2T0↑↑↑↑课程设计（综合实验）报告2两个16位的定时器/计数器；5个中断源，2个中断优先级全双工串行口布尔处理器b.定时器/计数器89C51内部有两个16位可编程定时器/计数器，记为T0和T1。16位是指它们都是由16个触发器构成，故最大计数模值为2-1。可编程是指他们的工作方式由指令来设定，或者当计数器来用，或者当定时器来用，并且计数（定时）的范围也可以由指令来设置。这种控制功能是通过定时器方式控制寄存器TMOD来完成的.如果需要，定时器在计到规定的定时值时可以向CPU发出中断申请，从而完成某种定时的控制功能。在计数状态下同样也可以申请中断。定时器控制寄存器TCON用来负责定时器的启动、停止以及中断管理在定时工作时，时钟由单片机内部提供，即系统时钟经过12分频后作为定时器的时钟。技术工作时，时钟脉冲由TO和T1输入。c.中断系统89C51的中断系统允许接受五个独立的中断源，即两个外部中断申请，两个定时器/计数器中断以及一个串行口中断。外部中断申请通过INTO和INT1（即P3.2和P3.3）输入，输入方式可以是电平触发（低电平有效），也可以是边沿触发（下降沿有效）。两个定时器中断请求是当定时器溢出时向CPU提出的，即当定时器由状态1转为全零时提出的。第五个中断请求是由串行口发出的，串行口每发送完一个数据或接收完一个数据，就可提出一次中断请求。1.1.289C51的芯片引脚图如图2所示VCC：供电电压。GND：接地。P0口：P0口为一个8位漏极开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。课程设计（综合实验）报告3图2P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。因此作为输入时，P2口的管脚被外部拉低，将输出电流，这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3口也可作为AT89C51的一些特殊功能口，如下表所示：P3.0RXD（串行输入口）P3.1TXD（串行输出口）P3.2/INT0（外部中断0）P3.3/INT1（外部中断1）P3.4T0（定时器/计数器0外部输入）P3.5T1（定时器/计数器1外部输入）P3.6/WR（外部数据存储器写选通）P3.7/RD（外部数据存储器读选通）P3口同时为闪烁编程和编程校验接收一些控制信号。RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH课程设计（综合实验）报告4编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。XTAL2：来自反向振荡器的输出。1.1.3使用I/O口的注意事项（1）P1,P2,P3口的输出缓冲器可驱动4个LSTTL电路。对于HCMOS芯片单片机的I/O口，在正常情况下，可任意由TTL或NMOS电路驱动。HMOS及CMOS性的单片机I/O口有集电极开路或漏极开路的输出来驱动时，不必外加上拉电阻（2）对于74LS系列，CD4000系列以及一些大规模集成电路芯片（如8155，8253，8279等），都可以和MCS-51系列单片机直接接口。具体使用时，可以查阅有关器件手册或参考典型电路（3）对一些线性组件，特别是应用键盘、码盘、LED显示器等输入/输出设备时，应当尽量增加驱动部分的容量，否则，单片机将提供不出足够的驱动电流供给负载使用1.289C51中断系统所谓中断，是指当计算机执行正常程序时，系统中出现某些急需处理的异常情况和特殊情求，CPU暂停执行现行程序，转去对随机发生地更紧迫事件进行处理；处理完毕后，CPU自动返回原来的程序继续执行。中断允许软件设计不需要关心系统其他部分定时要求，算术程序不需要考虑隔几个指令检查I/O设备是否需要服务。相反，算术程序编写时好像有无限的时间作算术运算而无其他工作在进行。若其它事件需要服务时，则通过中断告诉系统。89C51单片机有5个中断源，有两个中断优先级，每个中断源的优先级可以编程控制。中断允许受到CPU开中断和中断源开中断的两级控制。1.2.1中断源中断源是指任何引起计算机中断的事件，一般一台机器允许有许多个中断源。89C51系列单片机至少有5个中断源。增加很少的硬件就可把各种硬件中断源“线或”成为一个外部中断输入，然后再顺序检索一起中断的特定源。89C51单片机的5个中断源是：①外部中断请求0，由（P3.2）输入；②外部中断请求1，由（P3.3）输入；课程设计（综合实验）报告5③片内定时器/计数器0益处中断请求；④片内定时器/计数器1溢出中断请求；⑤片内串行口发送/接收中断请求；为了了解每个中断源是否产生了中断请求，中断系统应设置许多个中断请求触发器（标志位）实现记忆。这些中断源请求标志位分别有特殊功能寄存器TCON和SCON的相应位锁存定时器/计数器控制寄存器TCON，它是一个八位的寄存器，各位如表1所示：表1定时器/计数器控制寄存器TCONTF1TF0IE1IT1IE0IT0IT0,IT1：外部中断0、1触发方式选择位，由软件设置。1是下降沿触发，0是电平触发。IE0,IE1：外部终端0、1请求标志位。TF0,TF1：定时器/计数器0、1溢出中断请求标志。1.2.2中断的控制中断的控制主要实现中断的开关管理和中断优先级的管理。这个管理主要通过对特殊功能寄存器IE和IP的编程实现。（1）中断允许寄存器IE表2中断允许寄存器IEEA-ET2ESET1EX1ET0EX0EX0,EX1：外部终端0，1的中断允许位。1是中断开，0是中断关ET0,ET1：定时器/计数器0、1溢出中断允许位。1是开中断，0是关中断ES：串行口中断允许位。1是中断开，0是中断关ET2：定时器/计数器2溢出中断位EA：CPU开/关中断控制位。1是开中断，0是关中断（2）中断优先级寄存器IP表3中断优先级寄存器IPPSPT1PX1PT0PX0若系统中多个中断源同时请求中断，则CPU按中断源的优先级别，由高到低分别响应。89C51单片机有两个中断优先级：高优先级和低优先级。每个中断源都可以编程为高优先级。这可以实现两级中断嵌套。嵌套的原则：一个正在执行的中断服务程序可以被高级的中断请求中断，而不能被同级或较低级的中断请求中断。两级中断通过使用IP寄存器设置，相应的位置1，则优先级高，0则优先级低。PX0、PX1：终端0、1中断优先级控制；PT0、PT1：定时器/计数器0、1中断优先级控制。PS：串行口中断优先级控制。89C51复位时，IP被清零，5个中断源都在同一个优先级。这时若其中几个中断源同时产生中断请求，则CPU按照片内硬件优先级链路的顺序相应中断，硬件优先级由高到低的顺序是：外部终端0，课程设计（综合实验）报告6定时器/计数器0，外部中断1，定时器/计数器1串行口中断。1.2.3中断响应89C51的CPU在每个机器周期采样中断源的中断请求标志位，如果没有上述阻止条件，则将在下一个机器周期响应被激活的最高级中断请求。阻止条件如下：①CPU正在处理同级或更高级的中断；②现行机器周期不是所执行指令的最后一个机器周期；③正在执行的是RETI或者是访问IE或IP的指令；CPU在中断响应之后完成如下操作：①硬件清除相应的中断标志位；②执行一条硬件子程序，保护断点，并转向中断服务程序入口。③结束中断时执行RETI指令，恢复断点，返回主程序。89C51的CPU在相应中断请求时，由硬件电路自动形成转向与该中断源对应的中断的服务程序入口地址。这种方法为硬件向量中断法。各中断源的中断服务程序入口地址如下：表4中断源的中断服务程序入口地址编号中断源入口地址0外部终端00003H1定时器/计数器0000BH2外部终端10013H3定时器/计数器1001BH4串行口中断0023H各中断服务程序入口地址仅隔8个字节，编译器在这些地址放入无条件转移指令，跳到服务程序的实际地址。向量中断包括把先前的程序计数指针推入堆栈，中断服务程序很像其他子程序。当向量中断发生时，硬件禁止所有中断。此时表明外部中断或定时器溢出的标志位由硬件清除。中断服务程序的不同分支取决于中断源。在重新允许全局CPU中断EA之前，必须仔细清除各种标志。标