基于EWB的数字钟设计与实现

基于EWB软件的数字钟设计与仿真摘要:电子工作平台ElectronicsWorkbench(EWB)(现称为MultiSim)软件是加拿大InteractiveImageTechnologies公司于八十年代末、九十年代初推出的电子电路仿真的虚拟电子工作台软件，该软件是目前各种电路仿真软件中最理想的一种软件,作为设计工具该软件仪器的控制面板外形和操作方式都与实物相似，可以实时显示测量结果，具有完整的模拟与数字信号模拟的功能。本文介绍一种基于EWB软件的数字钟设计与仿真的方法,总体系统由石英晶体振荡器、分频器、计数器、译码电路、LED显示电路、校时电路、整点报时电路组成。关键词：EWB软件；数字钟；振荡器；分频器；计数器；译码器1引言随着电子技术和计算机技术的发展，电子产品已与计算机紧密相连，电子产品的智能化日益完善，电路的集成度越来越高，而产品的更新周期却越来越短。电子设计自动化（EDA）技术，使得电子线路的设计人员能在计算机上完成电路的功能设计、逻辑设计、性能分析、时序测试直至印刷电路板的自动设计。为了能在电路付诸实现之前,完全掌握操作环境因素(如电源电压、温度等)对电路的影响,利用计算机辅助设计进行电路模拟与仿真,并进行输入与输出信号响应的验证,可有效地节省产品开发的时间与成本。ElectronicsWorkbench(EWB)软件是专门用于电子电路仿真的“虚拟电子工作台”软件,他是目前全球最直观、最高效的EDA软件。该软件的自动化程度高、功能强大、运行速度快，而且操作界面友善，有良好的数据开放性和互换性。能够提供电阻、电容、三极管、集成电路等14大类几千种元器件;能够提供示波器、万用表等十几种常用的电子仪器;具有强大的电路图绘制功能,可绘制出符合标准的电子图纸;他还具有强大的波形显示功能,并且结果可轻松放入各类文档。用该软件进行设计、分析非常方便。本文在EWB基础上设计的数字钟,是由数字集成电路构成、用数码管显示的一种现代计时器,与传统机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,因此可望得到广泛使用。2设计要求与方案2.1设计要求要构成一电子钟电路，首先应有一个秒脉冲产生器，这可由石英晶体振荡器产生的基准信号经过整形和分频获得。秒脉冲经过秒计数器（60进制）可以累计秒钟数，而秒计数器输出的分脉冲计数器（60进制）可以累计分钟数。同样地，分计数器输出的时脉冲经过时计数器（24进制）可以累计小时数。这此时、分、秒计数器通过译码器和显示器便可以显示时、分、秒。最后，还需要考虑校对时电路。(1)设计一个具有‘时’、‘分’、‘秒’的十进制数字显示(小时从00～23)的计数器。(2)具有手动校时、校分的功能。(3)具有整点报时的功能。2.2设计方案根据所给设计要求,画出数字钟原理框图见图1。图1数字钟原理框图3数字钟基本原理及单元电路设计3.1数字钟基本原理工作原理:数字电子钟由振荡器、分频器、计数器、译码显示、报时等电路组成。其中振荡器和分频器组成标准秒信号发生器,由不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计数器进行计数,把累加的结果以‘时’、‘分’、‘秒’的数字显示出来。‘时’显示由24进制计数器、译码器、显示器构成,‘分’、‘秒’显示分别由60进制计数器、译码器、显示器构成。可进行整点报时,计时出现误差时,可以用校时电路校时、校分。3.2石英晶体振荡器振荡器是计时器的核心,振荡器的稳定度和频率的精准度决定了计时器的准确度。振荡电路如图2所示。由石英晶体、微调电容、反相器等构成。晶振频率为10kHz,输出反馈电阻R1为555提供偏置,使电路工作于放大区。与石英晶体串联的微调电容,可以对振荡器频率做微量调节,从而在输出端得到较稳定的10kHz脉冲信号。图2石英晶体振荡电路3.3分频电路分频电路如图3所示,主要功能有2个:一是产生标准秒脉冲信号;二是可提供整点报时所需要的高、低音频率信号。选用4片计数器7490实现。图3分频电路由振荡电路产生频率为10kHz的周期性方波信号,经过4片7490进行级联,因为每片为1/10分频,4片级联正好获得1Hz标准秒脉冲信号。3.4计数与译码显示电路秒、分为60进制计数器,他们的个位为十进制,十位为六进制。时为二十四进制计数器,个位为十进制,当十位计数为2,个位计数到4时清零。采用6片中规模计数器74160实现。(1)秒、分计数电路秒、分计数电路为60进制,如图4为秒计数电路,由2片74160四位二进制计数器组成。74160具有异步清零的功能,第一片构成十进制计数器,第二片构成六进制。在第一片计数器中,当第10个脉冲到来时,他的输出状态为“1010”,QDQB为高电平。因为74160异步清零端为高电平清零,所以QDQB分别接到清零端即构成十进制。第二片为六进制,当第一片清零的同时给第二片的ENT端进行计数,当ENT端的第6个脉冲到来时,第二片的QCQB均为高电平,将他们连接到计数器的清零端,在清零的同时给上一级进位。从而构成60进制计数器。分别把秒十位、个位输出端接到带译码的七段显示器,当电路运行后,计数器便开始从00～59计数,显示器就会显示相应的数码。图4秒计数电路(2)时计数电路时计数电路为24进制,如图5所示,由2片74160、与门、或门组成。个位接成十进制,十位接成八进制,每当个位为4,十位为2时,由与门送出一高电平清零信号,2片74160同时清零,使电路构成二十四进制。图5时计数电路3.5校时电路当刚接通电源或计时出现误差时,需要对时间进行校正。如图6所示,由RS触发器及与非门等构成。H,M分别为时校正、分校正开关。不校正时,H,M开关是闭合的。当校正时、分位时,打开H,M开关,然后拨动K开关,来回拨动一次,就会使时、分位增加1,校正完毕后把H,M开关合上,即可完成时间的校正。图6校时电路3.6整点报时电路整点报时电路如图7所示,当计数到59分时,由U1输入的全为高电平1,将分触发器RS1置为1。当秒计数到54s时,U2输出高电平,将秒触发器RS2置1,经U6相“与”后,在和1s标准信号“与”来控制低音喇叭鸣叫,直至计数为59s时产生一个复位信号,使RS2的Q端清零,停止低音鸣叫,同时59秒信号又和RS1的Q相“与”后去控制高音喇叭鸣叫,从而完成整点报时。图7整点报时电路图3.7数字钟逻辑电路将各模块连接成完整的电路,如图8所示。图8数字钟逻辑电路4结语使用EWB软件,可方便地在计算机上进行电路设计、仿真,其电路结构及设计观念可以很容易地被修正;也可方便地更换所需要的元件。通过模拟可快速地反映出所设计电路的性能。若能利用计算机辅助设计进行电路模拟与分析,则可有效地节省产品开发的成本与时间。