修改版--DSP原理及应用_复习测试题

DSP原理及应用复习测试题题型分配方案：填空题（25%），选择题（15%），判断题（10%），简答分析题（30%），编程与应用（20%）第一章绪论1)什么是数字信号处理器(DSP)？DSP可以分为哪两类？(Q1)数字信号处理器是一种专门用于实现各种数字信号处理算法的微处理器，通常可分为专用DSP和通用DSP两类。(Q2)用于实现某些特定数字信号处理功能的DSP属于专用DSP。2)DSP芯片的主要特点有哪些？DSP从结构上进行了优化，使其更适合于哪类运算，从而可以高速实现多种不同的数字信号处理算法？P1:理解DSP主要特点(Q3)简述DSP芯片的主要特点(Q4)DSP芯片具有快速的指令周期，它支持在一个指令周期内完成一次_乘法___和一次__加法__运算。(Q5)DSP芯片采用__流水线____操作，使取指、译码、取操作数和执行指令等可以重叠执行。3)掌握什么是哈佛结构、什么是冯诺依曼结构，其区别是什么？另外，DSP采用哪种类型？冯·诺依曼结构：取指和取操作数都在同一总线上，通过分时复用的方式进行。缺点是在高速运行时，不能达到同时取指令和取操作数，从而形成了传输过程的瓶颈。哈佛结构：芯片内部程序空间和数据空间分开，从而允许同时取指和取操作数，从而大大提高运算能力。一般DSP都是采用改进型哈佛结构，数据总线和地址总线分开且均不止一条F281X有多少条地址总线、数据总线，分别是什么？(Q6)DSP芯片采用_____改进的哈佛_____总线结构，可同时完成获取指令和数据读取操作。(Q7)简述下哈佛结构、冯·诺依曼结构的特点，并说明两者的主要区别。DSP采用的是哪种结构？4)掌握典型的数字信号处理系统框图。P2，图1.2(Q8)请说明一个典型的数字信号处理系统的构成，并绘制其原理图。5)TI的新型DSP芯片根据其不同应用领域可以划分为哪几个系列，每个系列分别面向哪类应用？(Q9)TI的新型DSP芯片按其应用领域不同可划分为面向____控制_____应用的C2000系列、面向___消费数字产品___应用的C5000系列和面向____高性能____应用的C6000系列。6)TMS320系列采用的软件开发平台是？(Q10)TMS320系列DSP芯片采用___CCS____集成开发环境。7)TMS320F281X芯片的最小指令周期是多少？最高频率是多少？它是一种多少位的定点或是浮点DSP?F281X采用低功耗设计，其内核电压为？I/O端口电压为？(Q11)TMS320F281XDSP芯片的最小周期是__6.67ns____，它是_32___位__定点__（浮点或定点）DSP。(Q12)(Q13)TMS320F281XDSP芯片的最高频率是__150MHz____。TMS320F281XDSP采用低功耗设计，其内核电压__1.8/1.9v____，I/O端口电压_3.3v__。6.67ns,150MHz，32位定点，1.8/1.9V，3.3V8)DSP是否适合于过程控制系统？不适合(Q14)DSP芯片___不适合___过程控制系统。9)事件管理器是一个专门用于什么功能的外设模块？(Q15)事件管理器是一个专门用于___电机控制___的外设模块。10)TMS320F281XDSP芯片有哪些外部接口？各自的主要应用是什么？P9，图1.4(Q16)简述F281X的外部接口及其主要应用11)掌握基于TMS320F2812的永磁同步电机控制系统的构成与分析。P13-14，1.4.3(Q17)在基于TMS320F2812的永磁同步电机控制系统中，电机的相电流通过___ADC__接口输入DSP，其转速通过__QEP电路___进行检测，而电机三相逆变器由__PWM___信号控制。第二章系统控制及中断1)理解F281x的内部时钟和复位电路框图图2.1(Q1)CPU输出的时钟信号为___SYSCLKOUT___，它可以作为片内外设模块的时钟源。2)DSP的时钟产生模块由哪些部分构成？(Q2)DSP的时钟产生模块由__片内振荡器___和__锁相环电路__组成。3)理解DSP芯片中锁相环电路的作用。(Q3)简述下DSP芯片中锁相环电路的作用为CPU提供稳定、高质量的时钟信号4)时钟发生器的外部参考时钟输入有哪两种配置方案？(Q4)时钟发生器需要外部硬件电路提供一个参考时钟输入，有两种配置方案，分别是使用____片内振荡器_____和使用____外部时钟源_____。5)掌握锁相环的配置模式及各模式下时钟输出的计算。(Q5)锁相环(PLL)共有三种配置模式，分别为__禁止PLL__、___旁路PLL___、___使能PLL__。(Q6)假定参考时钟输入为XCLKIN，PLLCR寄存器4位倍频系数数值设置为n，则在PLL被使能的情况下，CPU的时钟信号为__（XCLKIN*n）/2___。6)理解并会配置锁相环控制寄存器PLLCR。P18，例2.1(Q7)设外部时钟为30MHz,若设定CPU时钟频率为150MHz,请补充下述PLLCR寄存器初始化的代码voidmain(void){}unsignedintPLL_coe=0x0A___;InitPLL(PLL_coe);//设置PLL的倍频系数voidInitPLL(unsignedintcoe){____EALLOW______;//保护机制SysCtrlRegs.___PLLCR..bit.DIV=coe_______;____EDIS______;//保护机制}7)了解DSP功耗与CPU时钟频率间的关联关系。随着时钟频率的提高，DSP芯片的功耗随之增大。在满足系统对DSP运算能力要求的前提下，宜选取较低的时钟频率。(Q8)随着时钟频率的提高，DSP芯片的功耗__增大____。(Q9)在满足系统对DSP运算能力要求的前提下，宜选取较高时钟频率。(×)(Q10)DSP工作在135MHz和150MHz的情况下，频率为___135MHz___的功耗较低。8)片内外设模块的时钟可以分为哪三类？低速外设时钟信号，LSPCLK，主要用于SCI-A/B，SPI，McBSP等串行接口外设；高速外设时钟信号，HSPCLK，主要用于EV-A/B，A/D转换器等并行接口外设；CPU时钟，SYSCLKOUT，主要用于eCAN等外设模块(Q11)时钟模块为片内外设模块提供了三种时钟信号，分别是__低速外设时钟信号___、___高速外设时钟信号__和__CPU时钟___。(Q12)事件管理器采用___高速外设时钟信号___时钟信号。9)理解并会配置高速/低速外设时钟寄存器。P20，例2.2(Q13)将高速和低速外设时钟均设为复位后的默认值，并启动AD模块、事件管理器模块的时钟。voidInitPeripheralClocks(void){___EALLOW___;保护机制SysCtrlRegs.HISPCP.all=0x0001_______;//高速时钟SysCtrlRegs.LOSPCP.all=0x0002_______;//低速时钟//启动外设模块SysCtrlRegs.PCLKCR.bit.EVAENCLK=1__________;//EV-ASysCtrlRegs.PCLKCR.bit.EVBENCLK=1__________;//EV-BSysCtrlRegs.PCLKCR.bit.SCIAENCLK=0__________;//SCI-ASysCtrlRegs.PCLKCR.bit.SCIBENCLK=0__________;//SCI-BSysCtrlRegs.PCLKCR.bitMCBSPENCLK=0.__________;//MCBSPSysCtrlRegs.PCLKCR.bit.SPIENCLK=0__________;//SPISysCtrlRegs.PCLKCR.bit.ECANENCLK=0__________;//ECANSysCtrlRegs.PCLKCR.bit.ADCENCLK=1__________;//ADC__EDIS____;保护机制}10)理解并会配置外设时钟控制寄存器PCLKCR。P19.当DSP复位时，所有外设时钟被禁止，此时PCLKCR为0,用户在DSP初始化时应对PCLKCR进行配置。且应有选择性地使能所需的外设模块，屏蔽未使用的外设模块，以便降低DSP芯片的功耗。(Q14)(Q15)当DSP复位时，所有外设时钟被禁止，此时PCLKCR为__0___。用户在DSP初始化时，通过_配置PCLKCR寄存器______来有选择性地使能所需的外设模块。11)了解F281x的3种低功耗模式。F281x共有几种工作模式？(Q16)(Q17)F281x具有__IDLE___、__HALT__、__STANDBY___三种低功耗工作模式。F281x共有__4__种工作模式。12)理解看门狗模块的作用。a)b)监视系统软件和硬件的运行，按照用户设定的时间间隔产生中断或复位系统，提高系统的抗干扰能力低功耗唤醒定时器。在低功耗模式下，看门狗中断信号可以用于将CPU从IDLE或STANDBY模式下唤醒(Q18)简述下DSP系统中看门狗模块的作用。13)掌握看门狗模块的工作原理。原理如下：当8位的看门狗计数器进行加计数到最大值（0xFF）时，用户可选择看门狗模块通过/WDRST输出一个低电平脉冲（脉冲宽度512个振荡器周期）来复位CPU，或通过/WDINT来产生一个外设中断事件。在系统正常工作时，为避免看门狗模块产生不希望的脉冲信号，需要用户屏蔽看门狗模块或软件周期性向看门狗复位寄存器WDKEY写入序列0x55+0xAA来为看门狗计数器清零。(Q19)(Q20)简述下DSP系统中看门狗模块的工作原理。当DSP系统运行正常时，运行程序需要周期性向看门狗复位寄存器WDKEY写入___序列0x55+0xAA____来使看门狗计数器清零。14)掌握看门狗寄存器SCSR，WDCNTR，WDKEY，WDCR的配置方法。例题2.3，2.4(Q21)(Q22)假设例2.3、2.415)TMS320F281X中含有多少个32位的通用定时器？其中定时器1、2为CPU级中断，定时器0为？(Q23)(Q24)(Q25)TMS320F281X中含有__3_个32位的通用定时器。利用CPU定时器产生的定时__中断__，可以触发周期性事件。三个CPU定时器的中断中，定时器1和2为___CPU__级中断，定时器0为__外设___级中断。16)理解CPU定时器的工作原理。(Q26)简述下CPU定时器的工作原理。P2617)掌握常用的定时器的配置与控制寄存器的设置方法。理解并掌握例2.5(Q27)例2.5。P2818)熟悉主要的GPIO寄存器及其应用。F281X芯片提供了56个通用I/O引脚(GPIO)，它们可以有数字I/O和外设I/O两种工作模式，其工作模式的选择如何设置？当配置为数字I/O模式时，可以通过什么寄存器配置其为输入或输出？可以通过什么寄存器量化其输入信号消除不希望的噪声？P29~33.如果引脚被配置为数字I/O且为输出模式，则可以通过寄存器GPxSET将I/O引脚置1（高电平），寄存器GPxCLEAR将I/O置0（低电平），寄存器GPxTOGGLE将I/O状态在0与1间切换。寄存器GPxDATA可直接设定I/O引脚的状态。(Q28)F281X芯片提供了56个通用I/O引脚(GPIO)，它们可以有_数字I/O__和_外设I/O__两种工作模式,两种工作模式通过寄存器___GPxMUX____来配置。(Q29)当I/O引脚工作在数字I/O模式下时，可通过寄存器__GPxDIR__设置其输入输出方向。可以通过__GPxQUAL___寄存器来量化IO口输入信号从而消除不希望的噪声。(Q30)如果I/O引脚被配置为数字I/O且为输出模式，则可以通过寄存器__GPxSET__将I/O引脚置1（高电平），寄存器__GPxCLEAR__可以将I/O置0（低电平），寄存器__GPxTOGGLE____可以将I/O状态在0与1间切换。寄存