一位全加器实验电路方法的研究

-1-一位全加器实验电路设计方法的研究班级姓名指导老师-2-摘要讨论了采用门电路、译码器、数据选择器和可编程逻辑陈列PLA,分别设计了4种一位全加器实验电路,并对各种设计方法进行了较。这些方法对其他数字逻辑电路的设计具有指导作用。前言数字逻辑实验电路的分析和设计是计算机硬件的基础知识,也是学习后续课程的基础,在教学、科研、产品开发等方面都占居十分重要的地位[1]。在数字计算机中,2个二进制数之间的加减乘除算术运算都是由若干加法运算实现的[2]。全加器是算术逻辑运算的重要组成部分,对其深入探索研究有重要的意义。-3-目录一、一位全加器及其表达式…………………………4二、一位全加器实验电路的几种设计方法…………52.12种用门电路设计的对比…………………………52.2用译码器设计…………………………………62.3用数据选择器设计……………………………72.4用ROM设计…………………………………82.5用可编程逻辑阵列PLA设计……………………9三、TannerPro工具使用介绍……………………113.1S-edit的介绍…………………………………………113.2用S-edit画图…………………………………………12四、各种设计方法的比较…………………………五、参考文献………………………………………-4-一、一位全加器及其表达式在将2个多位二进制数相加时,除了最低位以外,每位都应该考虑来自低位的进位,即将2个对应位的加数和来自低位的进位3个数相加,实现这种运算电路即是全加器[2]。设A是加数,B是被加数,CI是来自低位的进位,S是本位的和,CO是向高位的进位。根据二进制数加法运算规则和要实现的逻辑功能,得出一位全加器真值表,见表1。表1全加器真值表ABCISCO0000000110010100110110010101011100111111由真值表写出输出S和CO的逻辑函数式:S=A′B′CI+A′BCI′+AB′CI′+ABCI(1)CO=A′BCI+AB′CI+ABCI′+ABCI(2)-5-二、一位全加器实验电路的几种设计方法逻辑电路的设计,是指根据逻辑问题,设计出电路去满足要求的逻辑功能.由于数字电路元器件产品发展很快,品种繁多,集成度高低不同,性能也各异,导致设计电路的方法多样[3]。在教科书中,一般只介绍用门电路来设计一位全加器,对其他设计方法没有介绍。下面将详细介绍几种新的设计方法,以便实验者或产品开发者在使用全加器时,可以根据具体条件,选择不同的方法完成其功能,从而达到对数字逻辑电路的设计方法有较全面的理解和掌握。2.1、2种用门电路设计的对比用门电路设计时,根据不同的设计要求,首先将逻辑函数式变换成相应的形式,再选用合适的门电路来设计电路。通过实验可以进一步理解和掌握逻辑函数形式的相互变换以及逻辑函数各种表示方法之间的相互转换[4]。根据(1)和(2)式,可以用与或门实现;若把（2）式2次求反,可用与非门实现；若对其进行其他变换,还可以有多种门电路实现方式.例如变换成以下形式：S=A′B′CI+A′BCI′+AB′CI′+ABCI=A⊕B⊕CI(3)CO=A′BCI+AB′CI+ABCI′+ABCI=(A⊕B)CI+AB(4)或CO=((A′BCI+AB′CI+ABCI′+ABCI)′)′=(((A⊕B)CI)′・(AB)′)′(5)由(3)和(4)式可知,要用2个异或门(1个74LS86)、2个与门(1个74LS08)、1个或非门(1个74LS02)和1个非门(1个74LS04)共-6-4种门电路来实现,逻辑电路如图1所示。由(3)式和(5)式可知要用2个异或门(1个74LS86)和3个与非门(1个74LS00),逻辑电路如图2所示,采用了更少的门电路,线路简单,却实现了同样的逻辑功能。图1四种门电路接成的一位全加器图2两种门电路接成的一位全加器-7-2.2、用译码器设计因为n变量译码器的2n个输出变量,恰为这n个输入变量的最小项,而n输入变量逻辑函数可写成最小项和的标准形式,故可用n变量译码器实现n输入变量逻辑函数。所以用3线-8线译码器74HC138可以实现一位全加器。74HC138译码器的逻辑函数式为Y0=A2′A1′A0′Y1=A2′A1′A0Y2=A2′A1A0′Y3=A2′A1A0Y4=A2A1′A0′Y5=A2A1′A0Y6=A2A1A0′Y7=A2A1A0（6）若令A2=A,A1=B,A0=CI,S1=1,S2=S3=0,由(1)式和(2)式得S=A2′A1′A0+A2′A1A0′+A2A1′A0′+A2A1A0=((A2′A1′A0)′・(A2′A1A0′)′・(A2A1′A0′)′・(A2A1A0)′)′=(Y1′・Y2′・Y4′・Y7′)′(7)CO=A2′A1A0+A2A1′A0+A2A1A0′+A2A1A0=((A2′A1A0)′・(A2A1′A0)′・(A2A1A0′)′・(A2A1A0)′)′=(Y3′・Y5′・Y6′・Y7′)′(8)则输出端还需要2个四输入的与非门(1个74LS13),逻辑电路如图3所示.-8-图3用74HC138接成的一位全加器2.3、用数据选择器设计n选1数据选择器的功能是在选择输入控制,从n个输入数据中选择某一数据送到输出端.双4选1数据选择器74HC153有8个数据输入端,若将A1和A0作为2个输入变量,同时令D10～D23为第3个输入变量的适当状态(包括原变量、反变量、0和1),就可以在数据选择器的输出端产生任何形式的三变量组合逻辑函数[2]。若令A=A1,B=A0,S1′=S2′=0,由(1)式和(2)式得:S=A′B′CI+A′BCI′+AB′CI′+ABCI=A1′A0′D10+A1′A0D11+A1A0′D12+A1A0D13(9)CO=A′BCI+AB′CI+AB=A′B′・0+A′BCI+AB′CI+AB・1=A1′A0′D20+A1′A0D21+A1A0′D22+A1A0D23(10)则：D10=D13=D21=D22=CID11=D12=CID20=S1′=S′=0D23=1-9-逻辑电路如图4所示。图4用74HC153接成的一位全加器2.4、用ROM设计ROM中的地址译码器形成了输入变量的所有最小项,即实现了逻辑变量的与运算。ROM中的存储矩阵实现了最小项的或运算,即形成各个逻辑函数,所以,可以把ROM看成是由与门阵列和或门阵列组成的,与门阵列的输出(字线mi)与输入地址变量的最小项相对应,而或阵列的输出可由与门阵列的输出组合而成[2,4],输出逻辑函数如(1)式和(2)式所示。一位全加器点阵图如图5所示。-10-图5用ROM接成的一位全加器2.5、用可编程逻辑阵列PLA设计可编程逻辑阵列PLA的与、或阵列均可编程[5],采用的是熔丝编程方式[2]。方法与用ROM生成函数的方法相似,二者的区别在于用ROM实现逻辑函数是基于该逻辑函数的最小项表达式F=Σmi,而用PLA实现逻辑函数是基于该逻辑函数的最简与或表达式F=ΣPi,所以用PLA来实现逻辑函数比用ROM实现逻辑函数更简单、灵活。用PLA实现函数时,先将逻辑函数(1)和(2)式化简,化简后为S=A′B′CI+A′BCI′+AB′CI′+ABCI(11)CO=A′BCI+AB′CI+AB(12)编程后的逻辑图如图6所示,与图5相似。-11-图6用PLA接成的一位全加器-12-三、TannerPro工具使用介绍TannerToolsPro是一种集成电路软件设计，包括以下几种工具：S-Edit(编辑电路图)T-Spice（电路分析与模拟）W-Edit（显示T-Spice模拟结果）L-Edit（编辑布局图，自动布局布线，DRC，电路转化）LVS（版图和电路图对比）3.1S-Edit介绍1、使用S-Edit编辑基本元件的符号（NMOS）（1）打开S-Edit程序，建立新设计（design）之后，新建一个cell（注意选择Viewtype为symbol）,取名NMOS_MY。-13-（2）将Devices库添加到设计中，从中找出NMOS元件，复制到刚建立的单元中。（3）编辑元件特性。可以通过改变元件中的相应参数值，来改变信道长度L，信道宽度W，源极周长PS，源极面积AS，漏极周长AD。（4）当然也可以手动绘制NMOS管，并将全部元件特性进行设置，设置时间可以参考已有元件库。2、使用S-Edit设计简单的逻辑电路（1）打开S-Edit程序，新建design(file-new-newdesign),保存命名。新建CELL（cell-newview）。（2）增加必要元件库（FILE-OPEN-Addlibrary）。可以在S-Edit左侧看到各库中元件，可以通过选择相应库中的元件并点击其下方的instance来引用该元。（3）从元件库中引用模块。（4）移动各对象，正确连接相关节点。（5）加入联机：完成各端点的信号连接（左键转向，右键终止）。（6）加入输入输出端口：用输入端口按钮和输出端口按钮。3.2用S-edit画图半加器输入输出ABCS0000010110011110-14-逻辑门电路此为电路图，应在schematic状态下-15-符号图半加器组成的全加器电路图全加器的符号图由一位全加器组成的四位全加器电路图-16-四位全加器符号图所有元件例化的模块及元件（快捷键I调用）四、各种设计方法的比较用门电路设计,适用于较为简单的数字系统,如组合逻辑电路的逻辑变量和输出函数较少,设计灵活,电路成本低。但当数字系统较为-17-复杂时,电路所用逻辑器件增多,体积大,价格高,功耗大,信号传输速度慢,接线错综复杂,信号受外部干扰严重,可靠性低,同时设计本身也较复杂[6]。这时常采用译码器和数据选择器设计,其优点是成本低,体积小,功耗低,速度快,可靠性强[7],设计时只需将外部管脚接好。但设计受其功能的限制,灵活性不如门电路的设计。对于最小项数目较多的逻辑函数常采用ROM或PLA可编程逻辑阵列设计,若用门电路、译码器或数据选择器,将使元器件数目增大,连线增多,在速度和可靠性及成本上均难以接受。五、参考文献[1]赵英侠,陈曙光,何涛发.物理电学实验仿真软件的设计[J].物理实验,2008,28(2):14216.-18-[2]阎石.数字电子技术基础[M].北京:高等教育出版社,2006.[3]候建军.数字电子技术基础[M].北京:高等教育出版社,2003.[4]余孟尝.数字电子技术基础简明教程[M].北京:高等教育出版社,1999.[5]李雪梅.在数字电路教学中引入现代EDA技术[J].物理实验,2004,24(5):28230.[6]黎定国,李群,潘小春.2.500V电子标准电池的设计[J].物理实验,2008,28(9):38241.[7]徐兴磊.用ISP器件进行可编程数字钟逻辑电路设计的研究[J].物理实验,2003,22(3):20223.注：由于截图贴到WORD效果不太好，又另存图在文件夹中分工合作任务：