LCD驱动原理.

TFT驱动原理目录一、显象基本原理二、驱动电路介绍三、部分功能定义介绍一、显象基本原理存储(记录存储(记录光→电子信号转换1、显象过程2、扫描方式1隔行扫描(InterlaceScan依次驱动奇数行，在下一场中驱动偶数行，在两个场中构成整个画面(Frame。依次驱动每一行，以1场形成1帧的方式构成整个画面,是目前TFT-LCD驱动方法。2逐行扫描(ProgressiveScanProgressiveScanVsInterlaceScan隔行扫描逐行扫描隔行扫描是在播映时把“单行”及“双行”的画面合并，而每幅“奇数行”及“偶数行”的画面时间上大约会有六十分之一秒的相差，当画面合并时，多会有些偏差而导致画面不够清晰，逐行扫描之中每格画面的行数都相同，故此在进行定格时画面自然会较清晰。3、扫描频率逐行扫描----如果分辨率为1920*1080,即有1080行,而此1080行构成1帧帧频率是60Frame/S----每秒钟显示60个画面4、LCD驱动方式y1y2y3y4y5y6y7x1x2x3x4x5x6StorageCapacitorSwitchingDevice(TFT(ActiveMatrixLCDA有源(ActiveBActive说明有源矩阵LCD：有源矩阵LCD的上下表层也纵横有序排列着用铟锡氧化物(ITO做成的透明电极。在每个像素中都加入薄膜晶体管(TFT，可以迅速灵活控制单个像素单元。由于TFT电极是利用薄膜技术制作的，薄膜晶体管液晶显示器（TFT-LCD也因此得名。1、CircuitIntroductionFPCGateDriveIC&TCPSourceDriveIC&TCPPanelDC-DCGammaLVDSPCBTimingControllerDataFilter二、驱动电路介绍(1FPC结构2、驱动电路模块UserConnectorLVDSInput/RSDSOutputTimingControllerXGATFT-LCDPanelGateDriverDC-DCConverterControlSignalVCOMGammaDVDDAVDDVon/VoffGammaGeneratorVCOMGeneratorSOURCEPCBSourceDriverDataSignalLVDSRSDSCircuitBlockDiagramexampleRSDSreducedswingdifferentialsignal，低摆幅差分信号三、部分功能定义介绍1、Interface部1OutputSignalVsync、Hsync、DE、Data、Clock2相关解释Vsync：决定显示图像的垂直位置。Hsync：决定显示图像的水平位置。DE：决定显示图像的垂直/水平位置。Data：实际显示的图像数据。Clock：通知Data最小变化时间的标准信号。3控制DATA两种模式ADE模式bVsync，Hsync模式4Waveformofoutsignalnn-1321mm-14321(X,Y)DEHsyncDEVsyncSTVSTH(1,1)(m,n)2、TimingController部LCDControlASIC(TimingControllerDataSignal(RSDSLVDSTerminationResistorNotebookCircuitSchematic1示意图：2FunctionalblockdiagramFPD-Link™Rcvr6-8BitTranslatorVertical&HorizontalCounterProgrammableRegistersEEPROMSerialI/FFPD87310Data&TimingRef.RSDS™-TxI/OMUXRSR[2:0]P/NRSG[2:0]P/NRSB[2:0]P/NRSCKP/NSPGPO[9:0]RxIN[3]+/-RxIN[2]+/-RxIN[1]+/-RxIN[0]+/-RxCLK+/-SPDZRSTZEE_SDEE_SCTEST[5:0]PI222210LVDS(fromSystemRSDS(tocolumnDriverControl&DataSignalProcessorSignalinexternal&internalBus14.1XGAModelDataFiltersSystemInterfaceSignalInternalDataBusSignalTimingControllerLVDSEmbeded4InputtimingofTimingControllerVSYNCHSYNCDE12NPulsewidthBackPorchFrontPorchDataValidtimeHSYNCDEPulsewidthBackPorchFrontPorchDataValidtimeVtotalHtotalVerticalTimingHorizontalTimingClockStartingPulseOutputLatchPolarityOptionAnalogLevelDataSourceDriverCLKSTHTPRev-V1~V10(GrayTTL/RSDSGateDriverCPVSTV--OEVon/Voff-5ControlsignalforDriverexampleXGA：M-CLK65MHZSTV：60HZSTH、CPV、TP、OE：48KHZREV：24KHZOE:GateDelayCompensation6信号解释CLKP/N:通知Data最小变化的标准信号（DriverIC。POL(REV:决定SourceDriveIC输出电压的相位（与Vcom对比指定+/-。STH：Data开始脉冲信号.STB(TP:DriverIC输出的开始信号.STV:指定Gate开始脉冲信号.CPV：shiftclockinput,显示GateLine移动间隔时间的信号。OE：控制GateOn输出（考虑LineDelay。7OutputtimingofTimingController(1OutputtimingofTimingController(23、PowerSupply部VCC/VDD:外部输入Panel的电源，其规格有3.3V、5V。DVdd:为驱动电路部的Digital驱动部件(TCN、DriverIC,所需的电压值为3.3V.VSS:Logic/driverground;其电压值为0V.PowerSupply:提供Panel的驱动电压及Backlight的电压。Vl：外界输入Backlight的Inverter电源，其规格一般为12V。4、DC-DCGenerate部a目的：产生开启或关闭PanelTFT的电压，以及将其输需标准电压。b电路图：入到Panel所c输出相关信号：Avdd:为产生Gamma电压、Vcom电压和OP-AMP所需IC所需的电压；电压值为3.3VVon：TFT的完全开启正电压，其电压值为18~26V。Voff：TFT的完全关闭负电压，其电压值为-6.5~-9V。dPower信号时序：Vdd--Avdd--Voff--VonfChargePump--VonandVoff正ChangePump产生Von负的ChangePump产生Voff5、VcomGenerate部a目的：产生整个Panel的标准电压，Gamma电压的中心.b电路图：TuningVcomwithVariableresistor注：VR调整时Vcomc变化，其它Vcom基本不变。VcomcVcoms6、GammaGenerate部aGamma电压:是指决定LCDPanel的Gray级的信号；根据电阻的不同，其电压值产生差异而形成的灰度色标电压.b电路图：cGrayScalewithaLinearL/CVoltageL/CVoltage(VTrans.(%1.02.03.00100V1V2V3V4050V5EqualintervalofGammavoltage16324864100500Trans.(%GrayScaleg=1.0g=2.2g=3.0•LightSensitivityofHumanEyeT=Tmaxx(gray#/Max.GraygdGamma电压分配编码LevelofexternalsupplyvoltageUpperGammaR-StringLowerGammaR-String7、GateDriverIC部aInput/outputSignalSignalDescriptionDvddLogicpowersupplyAvddDriverpowersupplyVSS1LogicgroundVSS2DrivergroundSTVStartingpulseinputCPVshiftclockinputOEGatedelaycompensationVonDriveTFTonVoffDriveTFToffG001toG256Driveroutputb电路图:c内部原理图ShiftRegisterLevelshifterSTVOEVONVOFFOUTCPVS/R출력3.3VVON0VVOFFCPVSTVOE在TFT-LCDGateLine中依次输入Von信号，使相应Line的TFT进行Turn-On输出dWaveformofGateDriver9、Gate&SourceDriverIC时序关系TPCPVOEGateN-1GateNGateN+1TP信号的下降沿,一行Data信号输出Gate信号到来,打开此行的TFT,此行接收信号