您好,欢迎访问三七文档
当前位置:首页 > 电子/通信 > 综合/其它 > DSP原理及应用总复习(包括大纲要求和97个复习自
本章内容主要是概念性知识要点,其复习可在熟悉教材的基础上复习课后作业和完成以下测试题来进行。•1、DSP芯片内部采用___哈佛__结构,这种结构将__数据总线__和__地址总线___分开,允许同时取来自_程序存储器_的指令和__数据存储器___的数据。•2、改进的哈佛结构允许指令存储在__高速缓冲器_中,执行此指令,不需要再从存储器中读取指令,节约了一个指令周期的时间。3、TMS320C54x内部有___PCDE_____等4条总线,每条总线又包括___地址总线_____和_数据总线_______。可以在一个机器周期内从程序存储器取___1_____条指令,从数据存储器读___2_____个操作数和向数据存储器写_____1___个操作数。•4、一般而言,一个具有四级流水线的DSP芯片执行一条指令,是将指令分为__取指令、_指令译码__、__取操作数______执行指令四个阶段。•5、TMS320C54xDSP的FIR指令专门用于系数对称的__有限长单位冲激响应滤波器_算法(请写全称),LMS指令用于__最小的方(自适应滤波器)算法(请写全称)。•6、选择DSP芯片应考虑_运算速度_、_价格_、___运算精度__、__硬件资源_、_开发工具___、__功耗__等主要因素,其它如封装形式、质量标准、供货情况和生命周期也应顾及。•7、TI公司目前常用的DSP芯片归纳为三大系列:即_TMS320C2000_系列(包括TMS320C20x/C24x/C28x)、TMS320C5000系列(包括TMS320C54x/C55x)、TMS320C6000系列(包括TMS320C62x/C67x/C64x)。•8、目前世界上生产通用DSP的厂家主要有哪几家?(请至少说出4个)答:TI公司、Lucent(朗讯)公司、AD(模拟器件)公司、Motorola(摩托罗拉)公司、NEC公司•9、请说出衡量DSP芯片运算速度的性能指标?(至少3种)•答:指令周期、MAC时间、FFT执行时间、MIPS、MOPS、MFLOPS、BOPS等。•10、请画出4级流水线操作图。请画出4级流水线操作图1•11、典型的DSP系统应包括抗混叠滤波器、数据采集A/D转换器、数字信号处理器DSP、D/A转换器、低通滤波器•12、DSP系统的特点是_接口方便_、编程方便_、具有高速性_、稳定性好___、__精度高、可重复性好_、_集成方便•13、DSP芯片的特点是_在一个指令周期内可完成一次乘法和一次加法、_程序和数据空间分开,可以同时访问指令和数据、片内具有快速RAM,通常可通过独立的数据总线在两块中同时访问_、具有低开销或无开销循环及跳转的硬件支持_、快速的中断处理和硬件I/O支持、快速的中断处理和硬件I/O支持、_可以并行执行多个操作、__支持流水线操作,使取指、译码和执行等操作可以重叠执行_。•14、DSP系统的设计过程可分为明确设计任务,确定设计目标、_算法模拟,确定性能指标_、选择DSP芯片和外围芯片_、_设计实时的DSP应用系统、_硬件和软件调试、系统集成和测试6个阶段。•15、DSP芯片按基础特性分类可分为静态_DSP芯片和_一致性_DSP芯片;按用途可分为通用型DSP芯片和_专用型_DSP芯片;按数据格式可分为_定点DSP芯片和浮点DSP芯片。《DSP原理及应用》总复习第2章TMS320C54x的硬件结构大纲要求:•基本内容:C54x的基本结构;C54x的主要特性和外部引脚;C54x的内部总线结构;C54x的中央处理器;C54x的存储器空间结构;C54x的片内外设电路;C54x的系统控制;C54x的外部总线。•教学重点:C54x的中央处理器;C54x的存储空间结构和片内外设电路。•教学难点:C54x的系统控制中关于流水线操作的理解。•基本要求:掌握DSP芯片的CPU、存储器和片内外设的基本结构和工作原理;正确理解C54x的系统控制和外部总线。本章内容概念较多,并多为理解记忆的知识要点,其复习应围绕教学重点进行归纳总结,可通过做课后习题以及下述测试题来进行。1、请写出TMS320C54xDSP8条总线的英文简称。答:1组程序总线PB,3组数据总线CB,DB,EB4组地址总线PAB,CAB,DAB,EAB2、程序总线传送取自程序存储器的指令代码和立即操作数。•3、请说明TMS320C54xDSP的CPU执行下列读写操作时分别用到哪些总线?书24(1)程序写PABEB(2)单数据读DABDB(3)双数据读/系数读PABCABDABPBCBDB(4)外设读DABDB(5)外设写EABEB4、TMS320C54xDSP的3组数据总线CB、DB和EB中,CB和DB传送读到数据存储器的操作数,EB传送写到存储器的数据。•5、C54xDSP利用两个辅助寄存器算术运算单元ARAU0和ARAU1在每个周期内产生2个数据存储器的地址。•6、C5402采用双电源供电,共内核电源电压为+1.8V,IO电源电压为+3.3V。•7、C5402芯片共有____20__个地址引脚,可寻址__1兆____字的外部程序空间、___64千___字的外部数据空间和____64千__字的外部IO空间。•8、TMS320C54x芯片都有2个通用的IO引脚,分别为__XF____和__/BIO__。•9、TMS320C54x系列DSP芯片的内部结构包括中央处理器CPU、内部总线控制、特殊功能寄存器、数据存储器RAM_、_程序存储器ROM、I/O接口扩展功能_、串行口_、主机通信接口HPI、定时器及中断系统10个组成部分。•10、C54x的2个地址生成器包括___8___个辅助寄存器和_____2_个辅助寄存器算术单元。•11、根据ALU功能框图回答问题:•(1)ALU如何获取数据?ABTC,DS•(2)ALU输出数据送往何方?ACCA,ACCB•(3)请分别说明SXM、C、C16控制位的作用?SXM:符号位扩展方式控制位C:进位标志C16:双16位/双精度算术运算方式控制位12、若OVM=1,当正向溢出和负向溢出时,ALU将如何处理运行结果?正:007FFFFFFFH负:FF80000000H13、累加器A和B都可分为三部分:_保护位AG﹑___高阶位AH__和__低阶位AL___。其中,_AG____用作计算时的数据位余量,以防止诸如自相关那样的迭代运算时溢出。14、设A=FF20100614H,执行STLA,6,T指令后,累加器A和数据存储器单元T中的结果分别是多少?(T)=8500HA不变•15、累加器A和B的差别仅在于累加器___A__的31~16位可以用做乘法器的一个输入。•16、如何对进位位C清零和置位?清零:RSBXC置位:SSBXC•17、桶形移位寄存器的任务是为输入的数据__定标___,包括在ALU运算前对来自数据存储器的操作数或累加器的值进行_定标__﹑对累加器的值进行_移位﹑_归一化处理_等。•18、C54XCPU的乘法器/加法器单元包含一个_17*17__位乘法器和_40_位加法器可以,在一个流水线状态周期内完成一次_乘加____运算。•19、当ST1中的小数方式位FRCT=_1_,乘法器工作在小数相乘方式,乘法结果自动左移1位,以消去多余的符号位。•20、比较﹑选择和存储单元CSSU是专为_Viterbi_算法设计的硬件单元,只要将ST1中的___C16__位置1,ALU就被配置成双16位工作方式,所有的双字指令都变成双16位的算术运算指令。ALU可以在一个机器周期内完成两个16位数的加/减运算,结果分别存放在累加器的高16位和低16位,然后可以利用__CMPS___指令对累加器的高16位和低16位进行比较,并选择较大者存放到指令所规定的存贮单元中。•21、指数编码器是使用__EXP__指令和_NORM_指令对累加器的数值进行归一化处理。•22、指数编码器可以在单个周期内执行___EXP__指令,求得累加器中数的___指数__值,并以2的补码的形式存放到__T暂存器__中。•23、C54x提供三个16位寄存器来作为CPU状态和控制寄存器,它们分别为_ST0_﹑ST1_和_PMST_。•24、状态寄存器0中,___ARP__字段是作为辅助寄存器指针,在间接寻址__单_操作数时,用来选择辅助寄存器,当DSP工作在__标准_方式时,不能修正ARP,它必须置“0”。•25、状态寄存器0中,DP字段称_数据存储页指针,在直接寻址方式,若ST1中的CPL=_0_,该字段(9位)与指令中给出的低7位地址一起形成一个16位直接寻址存储器的地址。•26、CPL=1,选择堆栈指针的直接寻址方式。•27、INTM=0,___A__全部可屏蔽中断。(A)开放(B)关闭28、ASM规定一个多大范围的移位值?答:-16~15•29、处理器工作方式状态寄存器PMST中的IPTR_为中断向量指针,它指示中断向量所驻留的128字程序存储器的位置,DSP复位时,这9位字段全部置“1”,所以复位向量总是驻留在程序存储空间的FF80H。•30、C54x处理器工作方式状态寄存器PMST中有3个状态位_MP/MC、_OVLY和_DROM_,用来安排C54X片内存存储器作为程序或数据空间。•31、若MP/MC=0,则片内ROM安排到_程序空间___。•32、若OVLY=1,则片内RAM安排到__程序空间和数据空间___。•33、若DROM=__0_,则片内ROM不安排到数据空间。•34、C54x的CPU包括__ALU______、__ACCAA和ACCB______、BarrelShifter、MAC、CSSU、指数编码器、及CPU状态和控制寄存器。•34、C54X中,内部存储器的形式有_SARAM_、DARAM_和_RO三种,_SARAM和DARAM_总是安排到数据存储空间,也可以构成程序存储空间;_ROM__一般构成程序存储空间,也可部分地安排到数据存储空间。•35、所谓双寻址RAM(DARAM)就是一个周期内进行两次存取操作的RAM存储器,而单寻址RAM(SARAM)就是_一个周期内进行一次存取操作_的RAM存贮器。•36、C5402内部含有__4K___字的ROM、___16K__字的DARAM、_0K____字的SARAM。•37、C5402有20条外部程序地址线,其程序空间可扩展至1M字。整个程序空间分成__16___页,页号由存储器映像CPU寄存器__XPC___设定。•38、当TMS320VC5402片内RAM安排到程序空间时,每页程序存储器分成两部分:一部分是公共的16K字;另一部分是各自独立的48K字;当片内ROM被寻址(MP/MC=0),它只能在__0___页,不能映像到程序存储器的其它页。•39、C54x有两类特殊功能寄存器,它们都映像到数据空间的第__0_页,第一类是_CPU_寄存器,它们映象到数据空间的_0000H-001FH地址范围内,主要用于程序的运算处理和寻址方式的选择及设定;第二类是片内外设寄存器,它们映象到数据空间的0020H-005FH区域内,主要用于控制片内外设,包括串行通信控制寄存器组、定时器控制寄存器组、机器周期设定寄存器组等。•40、C54x提供了一个具有64K字的I/O空间,主要用于对片外设备的访问。可以使用_PORTR指令和_PORTW指令对I/O空间寻址。对I/O空间访问时,除了使用数据总线和地址总线外,还要用到_IS、_IOSTRB_、_R/W_控制线。其中_IS__和__IOSTRB_用于选通I/O空间,_R/W_用于控制访问方向。•41、C54X片内有两个部件——软件可编程等待状态发生器和可编程分区转换逻辑,控制着外部总线的工作。•42、C5402有一个6_级深度的流水线,在任何一个机器周期内,可以有_1~6条不同的指令在同时工作,每条指令工作在不同级的流水线上。•43、C5402的流水线结构可分为预取指、取指、译码、寻址、读数、执行几个阶段。•44、流水线冲突产生的原因是什么?有哪些方法可以避免流水线冲突?答:原因:(1)资源有限,指令同时访问D
本文标题:DSP原理及应用总复习(包括大纲要求和97个复习自
链接地址:https://www.777doc.com/doc-2910482 .html