10-12CDR

介绍一下CDR《图解CDR》鉴相器PD、电荷泵CP、环路滤波器LPF和压控振荡器VCO组成PLL环路。其中压控振荡器产生本地时钟，其频率和相位由环路滤波器控制和调整。鉴相器比较本地时钟和输入参考信号的相位，产生与相位差相对应的控制信号，电荷泵将这个相位差转变为相应的电流，电荷泵的电流信号通过环路滤波器产生控制信号，调整压控振荡器的输出信号频率。当时钟数据恢复电路锁定后，信号上表现为：本地时钟的跳变沿，比如下降沿，与数据信号的跳变沿对齐，而时钟信号的上升沿对准在数据信号的中心位置。鉴相器是个相位比较装置，它把输入信号与压控振荡器的输出信号相位进行比较，产生对应与两个信号相位差的误差电压。环路滤波器的作用是滤除误差电压中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性。压控振荡器受控制电压的控制，使压控振荡器的频率向输入信号的频率靠拢，直至消除频差而锁定。锁相环结构的时钟恢复电路缺点在于：由于频率和相位之间是积分的关系，而采用线性鉴相器只能比较输入数据和本地时钟之间的相位差，从而导致整个反馈环路的响应相应的变慢。时钟恢复电路数据恢复DATARecoveryDATAQQSETCLRDQQSETCLRDVREFΦrefVoutΦoutResetVCOVoutGNDVDDI1I2ΦoutUPDown电荷泵滤波器压控振荡器鉴相器VinVoutCDR包含两个部分：时钟恢复电路-PLL锁相环数据恢复电路-D触发器PFD原理：锁相环PLL实现的是两个信号相位的同步闭环控制，在图中，一个信号为参考信号，其频率固定或满足特定的变化规律，从而控制其锁相的信号也依此规律变化，PFD对输入时钟参考信号VREF的频率和相位，和输出振荡信号Vout时钟频率和相位进行比较，得到两者误差，其误差大小正比于PFD输出脉冲的宽度，经过电荷泵得到与相差成比例的电流脉冲，该电流脉冲通过LPF滤除掉高频分量后，转换为VCO的控制电压Vosc控制VCO输出频率，使其输出反馈到PFD的输入端，如此反复，通过负反馈校正，最终使反馈信号与输入信号达到同频同相，此时锁相环进入锁定状态。PFD与普通PD鉴相器的区别在于频率失锁下的控制。在锁相范围内，PFD与PD的控制作用是相同的，即PFD的相位误差调节的动态范围内为-2π~2π，比普通PD的误差调节范围大；而在频率失锁范围，PDF能够根据VCO振荡器与参考频率的误差，通过控制Pu和Pd输出，调节输出振荡频率的大小，使两者频率的差逐渐减小。当参考频率与输出频率接近时，其相位误差也逐步降到|2π|以内，进入相位调节的范围。再经过锁相控制，最后达到频率和相位都锁定的状态。因此，对于PFD控制，无论系统初始状态如何，只要在VCO输出频率的动态范围内，一定可以实现对任意参考频率的相位和频率的锁定的同步控制。PFD电路结构如图，其核心电路是由四个高电平触发的RSLatch，它由两个相互耦合的或非门实现。其中输入参考信号Vref控制Pu、输出振荡信号Vosc控制Pd所对应的RSLatch。为实现PFD对频率误差的调制作用，Pu和Pa必须对两输入振荡信号的频率敏感。由于采用或非门的电路结构，输出Pu对输入参考信号Vref的上升沿响应，Pu控制PMOS充电恒流源，使输出电压上升、输出频率Vosc增加；而Pd则对输入振荡信号Vosc的上升沿响应，Pd控制NMOS放电恒流源，使输出电压下降，输出振荡频率Vosc降低。PFD输出经电荷泵冲放电控制，获得的Vd平均输出电压直接驱动VCO，使其频率按照预期的要求变化，实现VCO的振荡特性。当达到锁定状态时，充放电支路均截止，输出支路为高阻态，输出电压Vd和VCO频率不变且保持稳定。由此得到PFD输出控制的三种状态。序号Pu/pubPd原始状态PUPU实际状态输出频率状态定义11/00充电00充电增加+120/10高阻10高阻不变030/11放电11放电降低-141/11充放电01禁止态-转0由于Pu=pd=1的充放电为禁止状态，为此设计了如下的传输控制电路电荷泵：由于输出信号与输入信号之间相位差较小，对应的电压几乎不变，所以才有电荷泵有一个电流放大的功能。若输入为1输出为0，则说明I1给电容充电，提高末端的电压，从而提高频率，使输出信号的相位与输入信号的相位得到同步。若输出信号为1输入为0，说明输出信号超前输入信号，通过I2对电容进行放电，降低末端电压，从而使输出的频率降低，与输入同步。