NF4 BIOS Memory 操作指南

如何进一步理解”时间参数”怎样影响记忆性能，你应该了解有关现代随机存取储存器(RAM)的一切。RAMTimming下面的图表将给你它怎样工作的概述。AMDA64CPU包含了记忆控制单元，控制单元地址可以正确的存取内存芯片。而此控制单元是透过列和排的寻址找到每个交叉点即代表一个记忆数据。最佳化时间参数将加速进入内存的过程。存储器控制器首先确定它打算处理的储存数据的Row地址，定Row地址所花费的时间称为tRCD；接下来定Column地址所发费的时间称为tCL。在等待tRAS和tRP之后即完成一个地址的数据储存，然后重复以上过程就可以完成资料的存取。这是来自Corsair的一个RAM的在线多媒体解释︰http://www.corsairmemory.com/memory...3707/index.html以下是一个非常简短的解释在你开始之前，这里是一张我制作用以帮助你超频(或只是在nF4主机板上稳定?#092;作的设定)的空白窗体，这窗体应该可以适用在nF4的所有版本，这个点子是从masterwoot那得来的，我修改并制作一个更新的版本，谢谢masterwood!如果要用IE浏览器顺利印出此窗体，请将页面设定为左右两边的留白区为0.5吋在你打印前----请设定为画像模式，计算机可能需要几秒钟的时间做存取…NF4Memory&VoltagesBiosSettingsChartAdditionalInformationonTCCDAgreatGuideforTCCDmemoryonly:Kakaroto'sTCCDMemoryGuideNForce4系列产品内存最佳化设定指南:DramFrequencySet(Mhz)Settings=100(Mhz)(1/02),120(Mhz)(3/05),133(Mhz)(2/03),140(Mhz)(7/10),150(Mhz)(3/04),166(Mhz)(5/06),180(Mhz)(9/10),200(Mhz)(1/01)这是你的“Divider”设定-----大部份的用户主张FSB与Memclock以同步(1:1)的方式执行，通常使用此方式”超频”将会得到最好的效能(必须拥有较强的RAM)，但是有另外一种方式可以允许你使用较弱的RAM然后得到更高的CPU超频，称之为异步处理，此时内存频率(memclock)必须透过一个分配器计算你的记忆速度。例如1/01的比率(同步)----内存频率(Memclock)简单公式：(HTT)x2FSB，如果FSB(HTT)跑240MHz则DDR速度实际上将是DDR480。以下表格是异步处理时，以分配器计算Memclock的实例：关于频宽的大影响----如果使用更便宜的RAM，在1︰1设定时能用来提供稳定性我们建议值为︰200MHz(1/01)CommandPerClock(CPC)Settings:Auto,Enable(1T),Disable(2T)CommandPerClock(CPC)也称之为CommandRate.系统在搭配2支512MB的内存时最好将CPC设定为Disable(2T)才能得到比较好的稳定性，而CPC的设定值对于效能/稳定性影响很大。CPC的设定特征是允许你在单一数据存取的延迟选择，信号在内存控制器开始把命令送到内存的时间。设定值愈低记忆控制单元能送到外部内存的命令就越快。当CPC设定为Enable时，记忆控制器读写一次数据花费一个频率周期或者1T的命令延迟。当CPC设定为Disable时，记忆控制器读写一次数据发费两个时钟周期或者2T的命令延迟。设定为Auto时允许记忆控制单元命令延迟使用记忆模件的SPD内定值。如果SDRAM命令延迟太长，内存存取将会因等待发布命令的时间太长而降低效能。但是，如果SDRAM命令延迟太短，记忆控制器来不及翻译地址及存取结果将引起数据损失和无效命令。我们在此建议你为了更好的内存效能，试着将SDRAM1T的指令设为enable.但是如果你面临稳定性问题，则必须将SDRAM1T的指令设定为Disable2T。我们建议设定︰每当内存够强，使1T成为可能CASLatencyControl(tCL)Settings=Auto,1,1.5,2,2.53,3.5,4,4.5.这是随机存起内存公司第一个会拿来做评比的时间参数，例如，你可能看见RAM被评为3-4-4-8@275mhz。第一的设定值3，如被评为2产生最好的性能，CAS3通常能提供较好的稳定性。请注意；如果你有Winbond-BH5/6，你可能无法使用CAS3。数据来自于右列地址的http://www.lostcircuits.com/CAS控制时间的数量(在收到命令并且按照那命令执行之间循环(2，2.5，和3)里。自从CAS主要控制16进位的地址的位置，或是记忆区段，在存储矩阵内，最重要的是将此时间参数尽可能的设低来让系统能在稳定的情况下接受这样的设定，在存储矩阵里面有行和列。当请求是时，首先透过电子设定在内存内的某个点，第一个引发的响应是tRAS(启动为Precharge延迟)。透过电子请求的数据是precharge，并且实际上去启动RAS存储器为开启状态。一旦tRAS为开启的，RAS，或者行地址观测器开始为被要求的数据找到地址的一半。一旦行被建立，tRCD被起动，循环结束，然后确实的16位位置上的被要求数据将会透过CAS来存取。CAS从开始到结束的时间被称为CASlatency。既然CAS是找出正确数据的最后依个阶段，所以它也是内存最重要的计时步骤。这个BIOS在CAS信号的维护与来自目标存储组件的可用性数据之间，具有控制延迟(在时钟周期里)的能力。它也决定了完成第一步骤爆发转换的频率循环周期数。换句话说，CASlatency越低，内存读写的速度就会越快。请注意一些内存模块可能无法处理更低的latency并且可能遗失数据数据。因此，当推荐你把SDRAMCAS潜伏时间降低到2或者2.5个更好的记忆性能的时钟周期时，如果你的系统变得不稳定，你应该增加它。有趣的是，增加CAS潜伏时间经常允许内存模块以更高的频率?#092;转。所以，如果你在超频时遇到意外困难，试着增加CAS潜伏时间。频宽的些微影响/稳定度的大影响。我们建议设定︰1.5，2，2.5，和3。(设定值小=效能高)RAS#toCAS#Delay(tRCD)Settings=Auto,0,1,2,3,4,5,6,7.这是大多数随机存取内存公司会拿来做评比的第二个时间参数。例如，你可能看见ram被评比为3-4-4-8@275mhz。这里的第1个4，在那种情形。这个BIOS具备的功能允许你去设定在RAS和CAS信号之间的延迟。你的记忆器模块的适当延迟被反映在它时间参数的评价。在JEDEC的规格里，这是在3或者4个数列的第2位数。因为这次延迟发生每当排被更新或者一个新排被开动时，降低延迟改进性能。因此，推荐你把延迟降低到3或者更好的记忆性能2。请注意如果你使用对于你的内存模块来说太低的价值，这有可能引起系统的不稳定。如果你的系统在降低RAS对CAS的延迟之后变得不稳定，你应该增加延迟或者把它重新设定到被评价的延迟。有趣的是，增加RAS对CAS的延迟可以允许内存模块以更高的频率?#092;转。因此，如果你遇到意外困难超频你SDRAM模件，你可以试着增加RAS对CAS的延迟。关于频宽的影响大/稳定性。为我们建议底座︰2-5----2产生最好性能，和4-5产生最好超频(5通常过度杀伤)。通常便宜的RAM将不能使用2，并且达到他们的最大的OC。(设定值小=效能高)MinRAS#ActiveTiming(tRAS)Settings=Auto,00,01,02,03,04,05,06,07,08,09,10,11,12,13,14,15.这是大多数随机存取内存公司会拿来做评比的第4个时间参数。例如，你可能看见ram被评比为3-4-4-8@275mhz。这里指的是这个8，在那种情形。他的BIOS控制记忆空间的最小排活跃的时间(tRAS)。开动直到时间，这形成一排是的时间相同的排可能被解散。如果tRAS时期过长，它会因非必要停用活跃的记忆排而降低表现。降低tRAS时期允许活跃的排被更早停用。不过，如果tRAS时间太短，可能没有足够时间完成爆发转移。此降低性能表现而且数据可能遗失或失真。为了性能最佳化，使用你能用的最低的值。通常，这应该是CAS潜伏+tRCD+2个时钟周期。例如，如果你把CAS潜伏设为2个频率周期同时tRCD到3个频率周期，最佳tRAS价将是7个时钟周期。如果你开始得到记忆错误或者系统崩溃，一次增加tRAS一个频率周期直到你的系统变得稳定。在整个网络上呈现出来这是一很有争议的时间参数。一些可以表明00，05，或者10是更快/非常稳定的。对这个问题来说或许没有一个正确答案，它全部取决于你的ram。你通常最需要一好的起点，通常如果/全部ram能够在10tRAS时能达到他们的最大的OC，即使其中之一的设定是更快的。关于带宽/稳定的轻微的影响。为我们建议底座︰建议你只使用00，和5-10。我开始8并且从那里嬉戏。(设定值小=效能高)对频宽与稳定性有些微的影响RowPrechargeTiming(tRP)Settings=Auto,0,1,2,3,4,5,6,7这是大多数随机存取内存公司会拿来做评比的第3个时间参数。例如，你可能看见ram被评比在3-4-4-8@275mhz。这是第2个4，在那种情形下。他的BIOS具备有对相同的DDR设备指定在连续的活动指令之间的最小时间。更短的延迟，下一个储存排可能被更快速的启动来做读或写。不过，因为内存的排被启动需要很多电流，使用短的延迟可能引起过度的电流激增。对桌上型计算机来说，建议一次延迟2个循环，因为电流激增其实不是重要的。使用更短的2次循环延迟的性能好处大过负面的影响。更短的延迟表明一切一个接一个的内存活动将带得较短一个频率周期做秀。这改进DDR设备读与写性能。只有当有2个循环的稳定问题时，才转换3个循环。关于带宽/稳定的大的影响。为我们建议底座︰2-4----2产生最好性能，和4-5产量overclocking(5通常重复击中)什么时候的最好稳定。许多RAM将不能使用2，并且达到他们的最大的OC。(设定值小=效能高)RowCycleTime(tRC)Settings=Auto,7-22in1.0increments.他的BIOS具有控制记忆模块的排周期或者tRC。从储存排起动到预先执行，储存排的周期取决于一储存排完成整个循环的最小频率周期数，。和公式有关，排周期(tRC)=最小排活跃的时间(tRAS)+划船precharge时间(tRP)。因此，在确定排周期之前找出tRAS和tRP参数是什么是重要的。如果排周期太长，它能因在一个完整周期之后不必要耽误而延迟一新排的启动。降低周期允许一个新循环的排更早开始。不过，如果排周期太短，在一个活耀的排充分的被预先执行前，一个新循环可能已经被起动了。当这发生时，可能造成数据损失或者混乱。根据tRC=tRAS+tRP公式，使用你能用的最低值来达到最佳的性能。例如，如果你记忆模块的tRAS是7个时钟周期并且它的tRP是4个时钟周期，然后排周期或者tRC应该是11个时钟周期。不过，如果排周期太短，再一个活耀的排充分的被预先执行前，一个新循环可能已经被起动了。当这发生时，可能造成数据损失或者混乱。对频宽些微的影响/稳定性。为我们建议底座︰7产生那些最好性能，15-17产生最好稳定/超频。22是过度伤害。从16开始，并且从那里开始向下尝试。7对于一般内存来说太免强了。记得tRC=tRAS+tRP公式。(设定值小=效能高)RowRefreshCycleTime(tRFC)Settings=Auto,9-24in1.0increments.针对我们BIOS的设定︰这个BIOS设定显示在相同的记忆的区块上更新一个储存排的时间。这个值也是在相同的记忆区块不同排中一REF指令与另一个REF指令之间的时间间隔。在发布的期间，当字段通道