10级计算机组成原理试卷A1

说明：本试卷将作为样卷直接制版胶印，请命题教师在试题之间留足答题空间。（第1页共7页）湘潭大学2011年下学期2010级《计算机组成原理》课程考试试卷（A1卷）适用年级专业10级计算机科学技术、网络工程考试方式闭卷考试时间120分钟学院专业班级学号姓名题号一二三四五六七八总分阅卷教师得分………………………………………………………………………………………………………………一、选择题（每小题2分，共20分）下列各题中，每题有4个选项，请基于课程内容将最适合的选项的代号（A、B、C或D）填于题干的括号内1.在“半导体静态存储器”实验中，设电路当前处在“自动”的“单地址”读写状态，若要以“连续”方式启动该电路执行“写”操作，则正确的操作是：（）。A.设K5K4=00并按“A1”B.设K5K4=01并按“A1”C.设K5K4=10并按“A1”D.设K5K4=11并按“A1”2.在“半导体静态存储器”实验中，要读/写的存储器单元的地址保存在“地址计数器”PC中，PC用74LS161实现。要将PC内容送入MAR，需要的控制信号是（）。A．PC→BUS=0、LoadMAR=正脉冲B.PC→BUS=1、LoadMAR=正脉冲C.PC→BUS=0、LoadMAR=高电位D.PC→BUS=1、LoadMAR=高电位3.在“数据通路与运算器”实验中，在电路的“自动”方式下，设IR=100101，源操作数已分别存入寄存器SA和SB，要执行“连续加”运算，开关K2K1K0的正确设置应是（）。A.K2K1K0=100B.K2K1K0=000C.K2K1K0=111D.K2K1K0=1104.在“数据通路与运算器”实验中，在电路的“自动”方式下，若要将设置在“数据开关”上的“数据”送入SB寄存器，开关K2K1K0的正确设置应是（）。A.K2K1K0=000B.K2K1K0=100C.K2K1K0=110D.K2K1K0=1015.在“启停与时序电路”实验的“连续”方式下，若电路输出规则变化，但输出显示与目标要求不一致，则电路中的错误最大的可能是发生在（）。A.74LS393B.启停电路C.译码网络D.维持–阻塞电路得分制卷人签名：制卷日期：审核人签名：：审核日期：………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………装……………………订……………………线…………………………………………………………………说明：本试卷将作为样卷直接制版胶印，请命题教师在试题之间留足答题空间。（第2页共7页）6.在“定点计算机”中，“字长”确定的是其所直接表示的整数的（）。A.精确度B.进位计数制C.表示范围D.有符号数的编码方式7.在“定点计算机”中，“字长”确定的是其所直接表示的纯小数的（）。A.表示范围B.溢出判定规则C.有符号数的编码方式D.精确度8.在“浮点计算机”中，表示“阶”和“尾数”所用的二进制数位个数确定了数的（）。A.规格化方式B.溢出判定规则C.有符号数的编码方式D.表示范围与精度9.设某计算机的浮点数的阶和尾数均用含两个符号位的补码表示，不使用隐藏位，若该机器中浮点数的长度为14位，其中“阶”为6位，则该机器中最小的规格化浮点数是（）。A.-1×215B.-（1–2-6）×215C.-2-6×2-16D.-（1-2-6）×2-1610.设某计算机的浮点数的阶和尾数均用含两个符号位的补码表示，不使用隐藏位，若该机器中浮点数的长度为14位，其中“阶”为6位，则该机器中最大的规格化浮点数是（）。A．（1-2-5）×216B.（1-2-6）×215C.（2-1+2-5）×216D.（2-1+2-6）×215二、填空题（每空1分，共计10分）请基于课程内容在下列各括号中填入适当内容。要求：字迹工整、内容清晰可辨。否则，将视为答错。1.十进制数“–15”模25的移码的二进制表示为（）。2.若某机器的浮点数长度为12位，其中“阶”为5位，阶和尾数均用含一个符号位的补码表示，数“15/32×2–2”在浮点规格化表示中的“阶”为（），尾数为（），其符合IEEE规范的浮点表示为（）。3.若某机器的浮点数长度为12位，其中“阶”为5位，阶和尾数均用含一个符号位的补码表示，数“–7/16×23”在浮点规格化表示中的“阶”为（），尾数为（），其符合IEEE规范的浮点表示为（）。4.CPU响应“可屏蔽中断”的三个必要条件分别是：（）、（）和（）。三、简答题（每小题5分，共20分）请基于课程内容简要回答以下问题。要求：字迹工整，内容清晰可辨。否则视为答错。1.简要说明通过算术运算和逻辑运算将ASCII码的小写字母转换为大写字母的途径（给出运算符及相关的源操作数）。2.给出1M×8的动态存储器DRAM芯片的地址引脚个数和启动其工作（对之执行读/写操作）所需的控制信号，并说明原因。得分得分说明：本试卷将作为样卷直接制版胶印，请命题教师在试题之间留足答题空间。（第3页共7页）3.试简要说明“软中断指令”（如x86系列机的int指令）的特征及其作用。4.试简要说明“相对转移”的指令组成特征（地址码部分）及其实现途径。四、计算题（每小题10分，共20分）给出计算机执行相应运算的算法。要求：给出计算过程中所涉及到的所有参与运算数据和结果数据的规范表示。1.设X=（15/32）×2–2，Y=（-7/16）×23。求X+Y的浮点运算结果。2.设X=0.1001，Y=–0.1011。用补码一位乘法（布斯方法）求该两数的积。得分说明：本试卷将作为样卷直接制版胶印，请命题教师在试题之间留足答题空间。（第4页共7页）五、综合题（每小题10分，共30分）1.某32位机器具有下列特征：（1）指令字长32位，存储器最小独立编址单位为字节；（2）具有8个32位通用寄存器（R0～R7），其中R0–R3又可表示为8个16位寄存器，分别记为RX0、RX1、…、RX7；R0和R1还可被划分为8个8位寄存器，分别记为RB0、RB1、…、RB7；（3）其双操作数指令共有16条，每条指令均可处理8位、16位和32位数据（注意：操作数的长度必须一致，即同为8位、16位或32位数据）；（4）操作数可有4种寻址方式：寄存器寻址、寄存器间接寻址、基址寻址和基址加变址寻址；（5）有专用的基址寄存器，变址寄存器为32位通用寄存器；（6）机器仅有R－R型指令和R－M型指令。问题：请为之设计双操作数指令的格式（5分），并对设计作简要说明（5分）。设某机器具有下述特征：（1）字长16位，指令字长16位，存储器最小独立编址单位为字节；（2）具有4个16位通用寄存器（R0～R3），其中R0和R1又可表示为4个8位寄存器，依序为RL0、RH0、RL1和RH1；（3）其双操作数指令共有8条，每条指令既可处理8位数据也可处理16位数据（注意：操作数的长度必须一致，即同为8位数据或16位数据）；（4）操作数可有4种寻址方式：寄存器寻址、寄存器间接寻址、基址寻址和基址加变址寻址；（5）有专用的基址寄存器，变址寄存器为16位通用寄存器；（6）机器仅有R－R型指令和R－M型指令。请为之设计双操作数指令的格式，并对设计作简要说明。解：问题分析（1）机器有双操作数指令8条，操作码可用3位表示；（2）每条双操作数指令均可处理8位和16位的操作数（在进行运算时，可规定操作数的长度一致，这样，有益于提高软件的可靠性），由此，可在指令码中设置一个“操作数长度特征”位。若令其为W，可取：W=1—操作数长16位；W=0—操作数长8位。（3）操作数的寻址方式有4种，可用2位指令码定义之，如：00——寄存器寻址；01——寄存器间接寻址；10——基址寻址；11——基址加变址寻址。（4）由于寄存器仅有4个（8位寄存器和16位寄存器均为4个，W字段的设置使得可区分寄存器的长度），可用2位指令码定义之，如：00—R0（RL0）；01—R1（RH0）；10—R2（RL1）；11—R3（RH1）。2.在某机器中，CPU的地址总线为A15～A0；数据总线为D7～D0；控制信号为R/W#（读/写，R/W#=1为“读”操作），MREQ#（当对存储器进行读或写操作时，该信号为有效—“0”，即低电平—指示地址总线上的地址是有效的）。得分说明：本试卷将作为样卷直接制版胶印，请命题教师在试题之间留足答题空间。（第5页共7页）该机器的主存包含ROM和RAM（为SRAM）。ROM的地址位于主存地址空间的最高端（具有最大的地址码）。ROM容量为16K×8（1片）。设ROM芯片仅有CS#（片选）信号控制端。要求用SRAM芯片（4K×4）组成一个16K×8的RAM区域。设芯片有CS#（片选，低电平有效）和WE#（读/写控制，WE#=0为“写”操作）信号控制端。问题：（1）求出所用RAM芯片数量（2分）；（2）给出该机的存储器地址分配（全部主存空间）（2分）；（3）画出相应译码电路的逻辑图（4分）；（4）简略说明SRAM芯片的连接方式（2分）。一、设计题在某机器中，CPU的地址总线为A15～A0；数据总线为D7～D0；控制信号为R/W（读/写），MREQ（当对存储器进行读或写操作时，该信号指示地址总线上的地址是有效的）。该机器的主存包含ROM和RAM（为SRAM）。ROM区的地址低于RAM区的地址。ROM容量为16KB×8（1片）。设ROM芯片仅有CS信号控制端。要求用RAM芯片（4KB×4）组成一个16KB×8的RAM区域。设芯片有CS和WE信号控制端。要求：（1）求出所用RAM芯片数量；（2）给出该机的存储器地址分配（全部主存空间）；（3）画出相应译码电路的逻辑图；（4）简略说明SRAM芯片的连接方式关于试题的简单讨论：1.整个地址空间64KB——0000H～FFFFH2.ROM容量为16KB——0000H～3FFFH3.RAM容量为16KB——4000H～7FFFH4.在机器的64KB地址空间中，ROM和RAM共占32KB，余下的32KB空间未用，地址为8000H～FFFFH。因此，RAM存储器的地址空间的约束条件为：A15=0；A14～A12=001～1115.4KB×4的SRAM存储器芯片的地址引脚有12根（212=4096），可连接到CPU地地址线A11～A0。6.为了组成16KB×8位的RAM存储器，需用4KB×4位的存储器芯片16/4×8/2=8片。7.相应RAM存储器的组成类似于课件图7.28.4（图略）。8.ROM存储器和RAM存储器的译码方案如下页图所示。说明：本试卷将作为样卷直接制版胶印，请命题教师在试题之间留足答题空间。（第6页共7页）3.已知运算器实验电路的结构框图如下，请为之设计实现“自动连续减1”运算的微程序（假定控制存储器的字数为256字，相应微程序的控存起始地址为40H）。要求：（1）给出控制点信号及其有效电平（脉冲极性）列表（2分）;（2）给出相应微指令的格式设计（2分）；（3）给出微程序清单（3分）；（4）画出相应微程序的流程图（3分）。此处答案的题目要求为相应微程序的控存起始地址为20H说明：本试卷将作为样卷直接制版胶印，请命题教师在试题之间留足答题空间。（第7页共7页）