11级数字逻辑与数字系统练习题答案

1．一位十六进制数可以用C位二进制数来表示。2．十进制数25用8421BCD码表示为B。3.以下表达式中符合逻辑运算法则的是D。A.１B.２C.４D.16A.10101B.00100101C.100101D.10101A.C·C=C2B.1+1=10C.01D.A+1=14.当逻辑函数有n个变量时，共有D个变量取值组合？5．A+BC=C。6．在何种输入情况下，“与非”运算的结果是逻辑0。DA.nB.2nC.n2D.2nA.A+BB.A+CC.（A+B）（A+C）D.B+CA．全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是17.以下电路中可以实现“线与”功能的有C。8．以下电路中常用于总线应用的有A。A.与非门B.三态输出门C.集电极开路门D.CMOS与非门A.TSL门B.OC门C.漏极开路门D.CMOS与非门9．若在编码器中有50个编码对象，则要求输出二进制代码位数为B位。10.一个16选一的数据选择器，其地址输入（选择控制输入）端有C个。A.5B.6C.10D.50A.1B.2C.4D.1611．四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y=A。A.3XAAXAAXAAXAA01201101001B.001XAAC.101XAAD.3XAA0112.一个8选一数据选择器的数据输入端有E个。A.1B.2C.3D.4E.813．在下列逻辑电路中，不是组合逻辑电路的有D。A.译码器B.编码器C.全加器D.寄存器14．八路数据分配器，其地址输入端有c个。A.1B.2C.3D.4E.815．用四选一数据选择器实现函数Y=0101AAAA，应使A。A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=016.N个触发器可以构成能寄存B位二进制数码的寄存器。A.N-1B.NC.N+1D.2N17．在下列触发器中，有约束条件的是c。A.主从JKF/FB.主从DF/FC.同步RSF/FD.边沿DF/F18．一个触发器可记录一位二进制代码，它有C个稳态。A.0B.1C.2D.3E.419．存储8位二进制信息要D个触发器。A.2B.3C.4D.820．对于D触发器，欲使Qn+1=Qn，应使输入D=C。A.0B.1C.QD.Q21．对于JK触发器，若J=K，则可完成C触发器的逻辑功能。A.RSB.DC.TD.Tˊ22．欲使D触发器按Qn+1=Qn工作，应使输入D=D。A.0B.1C.QD.Q23．下列触发器中，没有约束条件的是D。A.基本RS触发器B.主从RS触发器C.同步RS触发器D.边沿D触发器24．为实现将JK触发器转换为D触发器，应使A。A.J=D,K=DB.K=D,J=DC.J=K=DD.J=K=D25.边沿式D触发器是一种C稳态电路。A.无B.单C.双D.多26．把一个五进制计数器与一个四进制计数器串联可得到D进制计数器。A.4B.5C.9D.2027．下列逻辑电路中为时序逻辑电路的是C。A.变量译码器B.加法器C.数码寄存器D.数据选择器28.N个触发器可以构成最大计数长度（进制数）为D的计数器。A.NB.2NC.N2D.2N29.N个触发器可以构成能寄存B位二进制数码的寄存器。A.N-1B.NC.N+1D.2N30．同步时序电路和异步时序电路比较，其差异在于后者B。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关31．一位8421BCD码计数器至少需要B个触发器。A.3B.4C.5D.1032.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用B级触发器。A.2B.3C.4D.833．8位移位寄存器，串行输入时经D个脉冲后，8位数码全部移入寄存器中。A.1B.2C.4D.834．用二进制异步计数器从0做加法，计到十进制数178，则最少需要D个触发器。A.2B.6C.7D.8E.1035．多谐振荡器可产生B。A.正弦波B.矩形脉冲C.三角波D.锯齿波36．TTL单定时器型号的最后几位数字为A。A.555B.556C.7555D.755637．用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为b。A.3.33VB.5VC.6.66VD.10V38．以下各电路中，b可以产生脉冲定时。A.多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谐振荡器一、判断题（正确打√，错误的打×）1.方波的占空比为0.5。（√）2.8421码1001比0001大。（√）3.数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（√）4．八进制数（18）8比十进制数（18）10小。（×）5．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（√）6．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（×）7．占空比的公式为：q=tw/T，则周期T越大占空比q越小。（×）8．十进制数（9）10比十六进制数（9）16小。（×）9．逻辑变量的取值，１比０大。（×）。10．异或函数与同或函数在逻辑上互为反函数。（√）。11．若两个函数具有相同的真值表，则两个逻辑函数必然相等。（×）。12．若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（√）13．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（×）14．逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。（√）15．逻辑函数Y=AB+AB+BC+BC已是最简与或表达式。（×）10．对逻辑函数Y=AB+AB+BC+BC利用代入规则，令A=BC代入，得Y=BCB+BCB+BC+BC=BC+BC成立。（×）16．当TTL与非门的输入端悬空时相当于输入为逻辑1。（×）17．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（√）18．三态门的三种状态分别为：高电平、低电平、不高不低的电压。（×）19．一般TTL门电路的输出端可以直接相连，实现线与。（×）20．TTLOC门（集电极开路门）的输出端可以直接相连，实现线与。（√）21.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（√）22.数据选择器和数据分配器的功能正好相反，互为逆过程。（√）用数据选择器可实现时序逻辑电路。（√）23.D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（√）24.RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（√）25.同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（√）26.若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A。（×）同步时序电路由组合电路和存储器两部分组成。（×）27.组合电路不含有记忆功能的器件。（√）28.时序电路不含有记忆功能的器件。（×）29.同步时序电路具有统一的时钟CP控制。（√）30.异步时序电路的各级触发器类型不同。（×）31.计数器的模是指构成计数器的触发器的个数。（×）32.计数器的模是指对输入的计数脉冲的个数。（×）33.施密特触发器可用于将三角波变换成正弦波。（×）34.施密特触发器有两个稳态。（×）35.多谐振荡器的输出信号的周期与阻容元件的参数成正比。（√）36.单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。（×）37.单稳态触发器的暂稳态维持时间用tW表示，与电路中RC成正比。（√）38.施密特触发器的正向阈值电压一定大于负向阈值电压。（√）二、填空题1.描述脉冲波形的主要参数有脉冲周、脉冲频率、占空比、上升时间、下降时间、脉冲宽度、幅度的稳定性。2.数字信号的特点是在幅度取值上和时间取值上都是断续变化的，其高电平和低电平常用1和0来表示。3.在数字电路中，常用的计数制除十进制外，还有二进制、八进制、十六进制。4.（10110010.1011）2=(262.54)8=(A2.A)165.(35.4)8=（11101.01）2=(29.25)10=(1C.4)16=(11101.01)8421BCD6.(39.75)10=（100111.11）2=(47.6)8=(27.B)167.(5E.C)16=（1011111.1011）2=(137.54)8=(95.6875)10=(101111.1011)8421BCD(01111000)8421BCD=（1111000）2=(170)8=(120)10=(78)168.逻辑代数又称为布尔代数。最基本的逻辑关系有与、或、非三种。常用的几种导出的逻辑运算为与非、或非、与或非、异或、同或。9.逻辑函数的常用表示方法有逻辑图、逻辑真值表、逻辑函数式。10.逻辑代数中与普通代数相似的定律有分配率、交换律、结合律。摩根定律又称为反演率。11.逻辑代数的三个重要规则是代入定理、反演定理、对偶定理。12．逻辑函数F=A+B+CD的反函数F=A·B(C+D)。13．逻辑函数F=A（B+C）·1的对偶函数是A+BC。14．已知函数的对偶式为BA+BCDC，则它的原函数为)(BA·))((CBDC。15.集电极开路门的英文缩写为OC门，工作时必须外加电阻和电源。16．OC门称为集电极开路门，多个OC门输出端并联到一起可实现线与功能。17．触发器有2个稳态，存储8位二进制信息要8个触发器。18．一个基本RS触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S=0且R=0的信号。19．触发器有两个互补的输出端Q、Q，定义触发器的1状态为Q，0状态为Q，可见触发器的状态指的是输出端的状态。20．一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是R+S=1/RS=0。21．在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻现象，触发方式为主从式或边沿式的触发器不会出现这种现象。22．半导体数码显示器的内部接法有两种形式：共阴极接法和共阳极接法。23．对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。24．数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。25．由四位移位寄存器构成的顺序脉冲发生器可产生4个顺序脉冲。26．时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。27．555定时器的最后数码为555的是双极性工艺制作产品，为7555的是CMOS工艺制作产品。28．施密特触发器具有回差现象，又称滞回特性；单稳触发器最重要的参数为脉冲宽度和恢复时间。29．常见的脉冲产生电路有多谐振荡电路，常见的脉冲整形电路有施密特电路、单稳态电路三、综合题1.逻辑函数化简（公式法或卡诺图法）2.组合逻辑电路的分析或设计3.用译码器或数据选择器实现逻辑函数4.在给定的触发器的逻辑电路图和输入信号波形，画出触发器输出波形5.时序电路的分析6.掌握4位同步二进制加法计数器74LS161、同步十进制加法计数器74LS160、同步十六进制加减计数器74LS191、同步十进制可逆计数器74LS190（给定该符号和功能表，实现某进制的计数器）