数字电路-第五章 集成触发器

第五章集成触发器第一节基本触发器第二节钟控触发器第四节边沿型触发器第三节主从触发器序言㈠组合逻辑电路：门电路是组合逻辑电路的基础。时序逻辑电路：触发器是时序逻辑电路的基础。㈡要存储一些数字信息，如何存储呢？触发器具有记忆功能，是能存储数字信息的最常用的一种基本单元电路。㈢本章主要讲述几种集成触发器的逻辑功能及工作特性。章节要求熟练掌握：触发器的逻辑功能，触发方式，特性和参数。正确理解：触发器的工作原理。一般了解：触发器的电路结构。2.触发器特点:3.触发器分类:本章重点触发器外部逻辑功能、触发方式。时序逻辑电路的最基本单元；能够存储一位二进制信息的基本单元。1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。2.在适当输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能将获得的新状态保存下来。按触发方式分：电位触发方式、主从触发方式及边沿触发方式按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器1.触发器:概述第一节基本触发器一基本触发器㈠电路组成和工作原理。1组成：由两个与非门交叉耦合组成。也可由两个或非门交叉耦合组成。如下图所示由与非门构成的基本触发器电路有两个稳定工作状态：正常工作状态下，RD，SD：输入Q；Q，：输出QQ和应保持相反的状态。当Q=0，=1时，称触发器状态为0，当Q=1，=0时，称触发器状态为1。QQ1组成：11101101当RD=SD=1时，输出保持不变。与非门构成的基本触发器2、工作原理：RD=SD=1：输出不变101001010011RD=0，SD=1：Q=1，Q=0RD=1，SD=0：Q=0，Q=1RD=0，SD=0：Q=Q=1，不稳定与非门构成的基本触发器分析：……触发器置0……触发器置1……触发器状态不变，保持功能。若同时发生由0到1的变化，则两个与非门输出都要由1到0转变,出现了竞争。总结：基本触发器具有置0、置1及保持的功能。端低电平有效，称为置1端。端低电平有效，称为置0端。基本触发器又称置0置1触发器，或称为触发器。RDSDQQ0101101011保持0011DSDRDDRS工作波形画工作波形的方法：a)根据触发器动作特征确定状态变化的时刻b)根据触发器的逻辑功能确定新状态SRQQ不定011101110111011100不定不变不定置1不变置1不变置0不变工作波形能直观地表示触发器输入信号与输出信号之间的时序关系波形图基本RS触发器没有时钟输入，本质上还是组合逻辑电路㈡基本触发器功能描述。描述方法：1、状态转移真值表。2、特征方程（状态方程）。3、状态转移图。4、激励表。1、状态转移真值表定义：触发器原稳定状态（现态）用表示，触发器的下一稳定状态（次态）用表示。若将、、输入信号之间的关系用表格的形式描述，称为触发器状态转移真值表。上述对触发器分析的结论用表格的形式来描述，如下：nQ1nQnQ1nQRDSD010001101001101111001111000不确定001不确定RDSD0101011100不确定（a）基本触发器状态转移真值表（b）简化真值表nQ1nQnQ1nQ2、特征方程（状态方程）——逻辑函数表达式。描述触发器逻辑功能的函数表达式称为特征方程或称状态转移方程，简称状态方程。由（a）表可得基本触发器卡诺图如下：\SDRD\0001111001可得：=SD+RDSD+RD=1（约束条件）3、状态转移图—图形方法下图为基本触发器的状态转移图:×100×110nQ1nQnQRD=1,SD=0RD=×RD=1SD=1SD=×RD=0,SD=1状态转移图4激励表由上图可以得出基本触发器激励表（如下表）它表示触发器由当前状态转移到下一状态，对输入信号的要求。（实质上是状态转移真值表的派生表）011nQnQ状态转移激励输入00×101101001111×SRnQ1nQDSDRDSDRQQ基本触发器逻辑符号小圆圈表示低电平置零小圆圈表示低电平置1激励表二、钟控触发器基本触发器的不足：①只要输入信号发生变化，触发器状态就会根据其逻辑功能发生相应的变化。②输入信号SD和RD之间有约束关系。钟控触发器：在基本触发器的基础上加上触发导引电路，构成时钟控制的触发器。时钟触发器对于具有多个触发器的数字系统特别重要，因为它可使各触发器受同一时钟来控制，使它们步调一致地协同工作。钟控触发器的特点：只有在出现时钟的时刻，触发器才有可能发生翻转，而翻转成什么输出状态，由其输入信号决定。㈠钟控R～S触发器SCPR&&&&G3G1G2G4Q4Q3QQSCPRQQ逻辑符号电路结构1.电路结构及逻辑符号电路结构：由基本触发器和时钟脉冲控制门电路组成。RDSD2.工作原理SCPR&&&&G3G1G2G4Q4Q3QQS=0；R=0：Qn+1=QnS=1；R=0：Qn+1=1S=0；R=1：Qn+1=0S=1；R=1：Qn+1=ФCP=1：CP=0：状态不变01&&&&在触发器状态改变的描述中，引入了时间的顺序：n和n+1。这是时序电路的特征状态发生变化时钟（同步）RS触发器RDSDSRQn+1说明00Qn状态不变010置0101置111－状态不定3.逻辑功能描述方法（在CP=1）：真值表RS触发器次态卡诺图特征方程010011××S1RQn00001111010nnQSRQSR（约束条件）时钟（同步）RS触发器状态转换图S=xR=0S=0R=x10S=0R=1S=1R=0S=xR=0S=0R=x时钟触发器逻辑功能：4种描述方式+波形图QnQn+1SR说明000X0状态不变0110置11001置011X01状态不变激励表时钟（同步）RS触发器CPSRQSRQn+100Qn01010111Ф同步RS触发器真值表在CP为低电平期间其状态不变。在CP为高电平期间的R、S信号影响触发器的状态。3.工作波形时钟（同步）RS触发器钟控R～S触发器工作波形不定CPRS1nQSRQn+100Qn01010111Ф＆＆＆＆RDSDCPDQQ触发导引电路基本触发器D00111nQD000011100111CP=1时，状态转移图：激励表：nQ1nQ㈡钟控D触发器1组成：如图2分析：当CP=0时，Q维持不变。当CP=1时，=D1nQ状态转移图：D=1D=0D=0D=1011DSQQRCPDCPQCPS(R)钟控D触发器㈢钟控J～K触发器1组成：如图2分析：当CP=0时，Q状态保持不变。当CP=1时，Q状态发生变化。nnnQKQJQ1＆＆＆＆RDSDKCPJQQ基本触发器触发导引电路CP=1时，状态转移表：激励表：JK00……保持010……置０101……置１11……翻转ＪＫ０００×０１１×１０×１１１×0nQnQ1nQnQ1nQ01K=×，J=1K=1，J=×K=0J=×K=×J=0CP=1时，状态转移图：㈣钟控Ｔ触发器将J,K连在一起，改做Ｔ，作为输入信号，构成钟控Ｔ触发器。因此在CP=1时，触发器状态方程为：＝Ｔ＋Ｔ特点：Ｔ＝１时，Ｑ翻转；Ｔ＝０时，Ｑ不变。1nQnQnQ㈤电位触发方式的工作特性电位触发方式：当钟控信号CP=0时，触发器不接受输入激励信号，触发器状态保持不变。当钟控信号CP=1时，触发器接受输入激励信号，触发器状态发生改变。这种钟控方式称为电位触发方式。特点：在约定钟控信号电平周期(CP=1或０），触发器状态受输入激励信号影响；在非约定钟控信号电平周期，触发器状态不受输入激励信号影响。缺点：空翻。在CP=1且脉冲宽度较宽时，触发器将会出现连续不停的多次翻转。CPSRQ时钟RS触发器接成计数触发器，在CP的高电平期间，R、S可多次变化，触发器的状态也随着变化多次。触发器没有实现一个时钟只变化一次状态的计数设计要求。对信号的敏感时间长，抗干扰能力差5.时钟RS触发器存在的空翻现象解决思路：主从结构边沿型Q&&21&3&4RSQ三、主从触发器㈠主从触发器的基本原理1、主从R～S触发器主从RS触发器（实用的RS－FF）（1）由两个钟控RS触发器组成主从RS触发器SCPRG8G7G9G5G6&&&&&&&&1QQG3G1G2G4主触发器从触发器1&&&&Q’Q’CP=1时：主触发器根据R、S的状态触发翻转0从触发器的状态不变01&&&&CP=0时：主触发器的状态不受R、S的影响从触发器据Q’、Q’的状态翻转触发器在时钟脉冲的负跳沿触发翻转，输入信号在CP正跳沿前加入1SC11RQQ逻辑符号从触发器只是在CP为0时将主触发器的状态表现出来。所以主从RS触发器的描述与主触发器相同，即与时钟RS触发器的功能描述相同。时序动作特征：CP的高电平期间主触发器存储信号，在CP的低电平到来时从触发器状态变化⑵分析：主从触发器工作分两步进行。当CP=1时，主触发器接受激励信号，其状态为：S·R=0而从触发器状态不变。当CP=0时，从触发器接受激励信号，其状态跟随主触发器状态。而主触发器状态不变。主主nQRSnQ1⑶主从R～S触发器工作波形。RSQ主QCP2主从J～K触发器㈠、电路结构:将主从R～S触发器的输入信号接法改变一下，就构成了主从J～K触发器电路。将S=J，R=K，可得主从J～K触发器的状态方程：nQnQnn1nQKQJQ主从JK触发器主从RS触发器SR（2）利用两个输出端互补的特点，实现自我约束JCPK&&&&&&&&1&&G8G7G10G11G9G3G1G2G4G6G5QQQQJCPKQQ主触发器从触发器逻辑符号1)从主从RS触发器到主从JK触发器（1）主从RS触发器有约束条件：RS=0在CP=1期间主触发器的状态方程为：由上式可见，一旦在CP=1期间，主触发器接受输入激励信号发生一次翻转，主触发器状态就一直保持不变，也不再随输入激励信号J，K的变化而变化。这就是主触发器的一次翻转特性。nnn1nQQKQJQ㈡主从J～K触发器主触发器的一次翻转现象主从J～K触发器的工作波形：CPJKQ主Q这种主从J～K触发器要与表达式状态转移一致，要求在CP=1期间J，K信号不发生变化，这就使它的使用受到一定限制。而且这种触发器抗干扰能力差。nn1nQKQJQ㈢主从J～K触发器集成单元：单74H71，双74107，74H781、双极型J～K触发器集成单元。——图5—3—52、分析：若SD=1，RD=1。①CP=0时，从触发器的状态为Qn+1=Q主，跟随主触发器的状态。②CP上升沿及CP=1期间，从触发器的状态保持不变;主触发器接受输入信号，发生状态转移。主触发器具有JK触发器的逻辑功能。③RD和SD的作用：RD为异步置0端或清除端；SD为异步置1端或置位端。注意：为了达到可靠地置0或置1的目的，RD和SD信号不仅要作用于从触发器，还要同时作用于主触发器。3主从J～K触发器功能表及逻辑符号（书上165页）主从J～K触发器功能表及逻辑符号功能表逻辑符号1JC11KQQJCPKCPJKQ10011100JKQn+100Qn01010111QnJK触发器真值表低电平触发在高电平处接收输入信号在CP脉冲的高电平期间将输入信号存储于主触发器。在CP脉冲的低电平到来时发生状态变化。主从JK触发器主从JK触发器工作波形例设负跳沿触发的JK触发器的时钟脉冲和J、K信号的波形如图所示，画出输出端Q的波形。设触发器的初始状态为0。CPJKQ1234567在CP脉冲的高电平期间信号存储于主触发器。在CP脉冲的低电平到来时发生状态变化。C1JCP1J1KQQK主从JK触发器四、边沿触发器边沿触发器不仅可以克服电位触发方式的多次翻转现象，而且仅在时钟CP的上升沿或下降沿时刻才对输入激励信号响应，这样大大提高了抗干扰能力。边沿触发器：上升沿（前沿）触发下降沿（后沿）触发㈠维持——阻塞触发器1、维持——阻塞触发器的基本工作原理(1)电路结构：在钟控R～S触发器基础上，增加了置0维持，置1维持和置0阻塞，置1阻塞4条连线。由于增加了这4条线，使得触发器仅在CP上升沿时刻发生状态转移，而在其余时间触发器状态保持不变。维持——阻塞R～S触发器01101