您好,欢迎访问三七文档
当前位置:首页 > 商业/管理/HR > 商业计划书 > 《机电一体化》多媒体课件第五章
MECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组第五章接口技术一、概述二、地址译码器、I/O口与CPU的接口三、人机接口四、机电接口五、系统的干扰与抑制MECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组人机对话输出设备人机对话输入设备I/O口I/O口微机控制输出接口信息采集接口传感器执行元件机械分系统机电一体化产品基本组成及接口一、概述MECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组I/O口是CPU和外设间进行信息交换的通道,是CPU的输入和输出接口。I/O接口的作用:①、实现速度匹配:适应慢速外设。②、实现信号电平的转换:TTL、CMOS、RS232C、RS485等。③、实现信号性质的转换:A/D、D/A④、解决总线竞争:多芯片、多接口或多外设协同工作。⑤、提高驱动能力:总线驱动器、线驱动器。⑥、改变数据的传送方式:串行→并行;串行←并行。MECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组实际中,一个CPU总是有若干个外设,它们都挂在CPU的数据总线上,这就使得在同一时刻只能有一个外设和CPU进行信息交换,而其他外设和数据总线隔离开来,到底哪一个外设和CPU进行信息交换,取决于其片选线是否有效,通过使用地址译码器使CPU在每一瞬时只使一个外设的片选线有效,即只选中该外设,从而解决了CPU如何带多个外设的问题。二、地址译码器、I/O口与CPU的接口MECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组I/O接口的类型(1)简单I/O口:一般信号的传输方向是固定的,输入端口和输出端口有明确分工,不能改变端口状态。根据信号的传输方向有:简单输入接口:74XX244、74XX245。简单输出接口:74XX273、74XX373、74XX573。(2)可编程I/O口:可通过程序指令来改变端口的工作方式和状态,即使得某端口在某一时刻为输入口,在另一时刻为输出端口。有串行口和并行口之分。并行口:8255、8155串行口:8251MECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组常用译码芯片:74LS139、74LS138、74LS154等74LS139译码器:双2-4译码器。74LS138译码器:3-8译码器。74LS154译码器:4-16译码器。一般用于数码管显示电路中。1、地址译码器与CPU的接口译码是编码的逆过程,将输入的每个二进制代码赋予的含义“翻译”过来,给出相应的输出信号。MECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组本章涉及到的CPU一般指MCS-51系列,如8031等。P8031芯片的管脚,如右图所示。MECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组1Y0~1Y3、2Y0~2Y3:输出信号线A、B为地址信号线1G、2G为片选线,低电平有效1G11A21B31Y041Y151Y261Y37GND82Y392Y2102Y1112Y0122B132A142G15VCC16741397413974××139139芯片的引脚名称MECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组输入允许选择GBA1xx000001010011输出Y0Y1Y2Y311110111101111011110表5-1139功能表1G11A21B31Y041Y151Y261Y37GND82Y392Y2102Y1112Y0122B132A142G15VCC16741397413974××139MECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组A1A2C3G2A4G2B5G16Y77GND8Y69Y510Y411Y312Y213Y114Y015+VCC16741387413874××138Y0~Y7:输出信号线A、B、C:地址信号线G1、G2A、G2B片选线片选条件:G1=1且G2A=G2B=0138芯片的引脚名称BMECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组输入允许选择G1G2*CBAX1xxx0xxxx1000010001100101001110100101011011010111输出Y0Y1Y2Y3Y4Y5Y6Y711111111111111110111111110111111110111111110111111110111111110111111110111111110表5-2138功能表MECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组Y0地址范围为:8000H~83FFHABCG2AG2BG1P2.2P2.3P2.4P2.5P2.6P2.7Y0Y3Y5Y774LS138P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0G1G2BG2ACBAXXXXXXXXXX1000000000000000Y0Y1地址范围为:8400H~87FFHY2地址范围为:8800H~8BFFHY7地址范围为:9200H~9FFFHMECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组74LS139GNDVCC74LS138P2.2P2.3P2.4ABCG2AG2BG1Y0Y3Y5Y71A1Y01B1Y11Y21G1Y3P2.5P2.6P2.71Y0:0000~1FFFH1Y1:2000~3FFFH1Y2:4000~5FFFH1Y3:6000~7FFFHMECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组2、简单输出口与CPU的接口CLR11Q21D32D42Q53Q63D74D84Q9GND10CLK115Q125D136D146Q157Q167D178D188Q19VCC20742737427374××27374××273——八D锁存器1D~8D:数据输入端1Q~8Q:数据输出端CLR、CLK:控制端MECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组输入CLRCLKD0xx1↑11↑010x输出Q010Q0表5-3273功能表CLR:清零端,低电平有效,当有效时,不管CLR的电平如何,将Q端清零。CLR为高电平,CLK为上升沿时,D端数据传输到Q端,否则琐存上次输入的数据。MECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组273的1D-8D与CPU的数据总线D0-D7相连,CPU的写信号和地址译码信号Y1经或门后,接273的CLK端。Y1的相应地址为8400HMOVDPTR,#8400HMOVX@DPTR,A≥1CLR1D1Q||8D8QCLKWRY1+5VD0~D7LED74xx32×××273WR使CLK端出现了一个负脉冲,在脉冲的上升沿时,把D0-D7的数据传输到273中,上升沿过后,数据被锁存。若273的1Q-8Q与LED相接,就可以控制LED的显示内容。MECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组DIR1A12A23A34A45A56A67A78A89GND10B811B712B613B514B415B316B217B118G19VCC20742457424574××245A1~A8、B1~B8:数据信号线。DIR数据传输方向控制端。DIR=1A⇒BDIR=0B⇒AG:片选端。3、简单输入口与CPU的接口74XX245由8个双向三态门组成。MECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组传输方向B→AB←A隔离控制输入GDIR00011x表5-4245功能表MECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组+DIRA1B1||A8B8GRDY2GNDD0~D7KEY74xx32MOVDPTR,#8800HMOVXA,@DPTR×××245DIR接地,数据从B传向A。和Y2经或门接控制端,从245的功能和或门特性可知,当和Y2出现负脉冲时,在端也是负脉冲。RDGGRDMECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组4、可编程并行口与CPU的接口D0~D7:数据线。与CPU数据线直接相连。PA、PB、PC:8位并行口。直接接外设。CS:片选端。与地址译码器的输出信号线或CPU的某一管角相连。WR、RD:读写信号线。使用时与CPU的WR、RD相连。MECHANICAL&ELECTRICALENGINEERINGCOLLEGE,SHANDONGAGRICULTURALUNIVERSITY山东农业大学机械与电子工程学院《机电一体化》课程组8255的逻辑结构。PC口的8位分成两个4位端口。PC4~PC7高4位与PA口组成A组,使用同一个控制逻辑。PC0~PC3低4位与PB口组成B组,使用同一个控制逻辑。C口高4位C口低4位A口8位B口8位A组控制B组控制数据总线缓冲D7~D0CS读写控制RDWRA0A1PC7~PC4PA7~PA0PB7~PB0PC3~PC0A组B组8255A的逻辑结构MECHANICAL&ELECTRI
本文标题:《机电一体化》多媒体课件第五章
链接地址:https://www.777doc.com/doc-3157289 .html