微机原理与接口技术(楼顺天)-第6章2

第六章存储器设计本教案内容第6章存储器设计1.存储器分类及主要技术指标2.常用存储器芯片介绍3.扩展存储器设计位扩展字节扩展字节和位扩展存储器地址译码扩展存储器接口电路设计总线负载能力6.3扩展存储器设计在微机系统中，存储器是按字节来构成的，而所选择的存储器芯片的字长不足8位时，用这样的存储器芯片构成系统所需的存储器子系统电路，就必须进行位扩展，即用几片存储器芯片并起来，以增加存储字长。1．位扩展6.3扩展存储器设计位扩展设计实例请分析地址范围？6.3扩展存储器设计字节扩展是指增加存储器字节的数量（容量）。例如，用2片2k×8b的SRAM芯片6116，组成4k×8b的存储器，字节扩展设计如下图所示。２．字节扩展6.3扩展存储器设计A0~A10D0~D71#6116CEWEOEA0~A10D0~D72#6116CEWEOEWRRDA11A0~A10D0~D7字节扩展设计实例请分析地址范围？6.3扩展存储器设计字节和位扩展是字节扩展和位扩展的组合。３．字节和位扩展6.3扩展存储器设计一个存储体通常由多个存储器芯片组成，CPU要实现对存储单元的访问，首选要选择存储器芯片，然后再从选中的芯片中依照地址码选择相应的存储单元读/写数据。４．存储器地址译码6.3扩展存储器设计通常，芯片内部存储单元的地址由CPU输出的n(n由片内存储容量2n决定)条低位地址线完成选择，即CPU输出的低位地址码用作片内寻址，来选择片内具体的存储单元；而芯片的片选信号则是通过CPU的高位地址线译码得到，作片外寻址，以选择该芯片的所有存储单元在整个存储地址空间中的具体位置。４．存储器地址译码6.3扩展存储器设计存储器地址译码方法通常有三种：４．存储器地址译码⑴全地址译码方式。⑵部分地址译码方式。⑶线选译码方式。6.3扩展存储器设计４．存储器地址译码⑴全地址译码方式除直接与存储器芯片相连的地址线外，所有剩余的高位地址线都被连接到地址译码器，参加地址译码，其译码输出作为存储器芯片的片选信号。优点：每一个存储单元只对应内存空间的一个地址，即抵制无重叠。缺点：译码电路复杂，费硬件。6.3扩展存储器设计例6．1在8088CPU工作在最大方式组成的微机应用系统中，扩充设计8kB的SRAM电路，SRAM芯片用Intel6264。若分配给该SRAM的起始地址为62000H，片选信号（CS1）为低电平有效。请用全地址译码方法设计该SRAM存储器的片选信号形成电路。6.3扩展存储器设计解：因为Intel6264的片容量为8k×8b(8kB)，因此只需要1片Intel6264存储器芯片，即既不需要位扩展，也不需要字节扩展。由于Intel6264片内地址线有13根，所以8088CPU系统地址总线的低13位A12～A0直接与Intel6264的片内地址引脚A12～A0相连接，作片内寻址，来选择片内具体的存储单元。6.3扩展存储器设计由于采用全地址译码，所以8088CPU系统地址总线的高7位A19～A13全部参加译码，其译码输出作为存储器芯片的片选信号。当有效时，对应的存储器地址范围为62000H～63FFFH连续的8kB存储区域。根据以上设计原则设计的SRAM存储器的片选信号（CS1）形成电路如下图所示。6.3扩展存储器设计MEMR片选信号接6264的CS18088最大方式BUSA19A14A15A16A13A17A18MEMW全地址译码方法设计的SRAM存储器的片选信号形成电路6.3扩展存储器设计４．存储器地址译码（2）部分地址译码方式部分地址译码方式也称为局部地址译码方式。其方法是某些高位地址线被省略而不参加地址译码。简化了地址译码电路，但地址空间有重叠。优点：简化了地址译码电路，省硬件。缺点：地址空间有重叠，浪费了地址空间。6.3扩展存储器设计例6.2在8088CPU工作在最小方式组成的微机应用系统中，扩充设计8kB的SRAM电路，SRAM芯片用Intel6264。若分配给该SRAM的地址范围00000H～0FFFFH，片选信号（CS1）为低电平有效。请用部分地址译码方法设计该SRAM存储器的片选信号形成电路。6.3扩展存储器设计解：因为Intel6264的片容量为8k×8b(8kB)，因此只需要1片Intel6264存储器芯片。而题目给出的地址范围为00000H～0FFFFH，共64kB，说明有8个地址重叠区，即采用部分地址译码时，有3条高位地址线（A15、A14和A13）不参加译码。由于8088CPU工作在最小方式，所以，IO/M=0要参加译码。片选信号形成电路如下图所示。6.3扩展存储器设计IO/M片选信号接6264的CS18088最小方式BUSA19A16A17A18部分地址译码方法设计的SRAM存储器的片选信号形成电路6.3扩展存储器设计４．存储器地址译码（3）线选地址译码方式线选法是指用存储器芯片片内寻址以外的系统的高位地址线中的某一条，作为存储器芯片的片选控制信号。优点：选择芯片不需要外加逻辑电路，译码线路简单。缺点：地址重叠区域多，不能充分利用系统的存储器空间。6.3扩展存储器设计5．存储器地址译码电路存储器的地址译码电路形式很多，概括为：组合电路（门电路）形式。专用译码器形式，如3-8译码器74LS138。数字比较器形式。EPROM形式。GAL、CPLD/FPGA形式。6.3扩展存储器设计例6.3在某8088微处理器系统中，需要用8片6264构成一个64kB的存储器。其地址分配在00000H~0FFFFH内存空间，地址译码采用全译码方式，用74LS138作译码器，请画出存储器译码电路。6.3扩展存储器设计解：根据题目已知条件和74LS138译码器的功能，设计的存储器译码电路如下图所示。图中74LS138的每一个输出端均与一块6264芯片的片选端相连，8个输出端分别选通1个8kB的存储空间（即1个6264模块），共占有64kB内存空间。6.3扩展存储器设计74LS138ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y7A19MEMRMEMWA18A17A16A15A14A1300000H~01FFFH02000H~03FFFH04000H~05FFFH06000H~07FFFH08000H~09FFFH0A000H~0BFFFH0C000H~0DFFFH0E000H~0FFFFH+5V用74LS138作译码器的存储器译码电路6.3扩展存储器设计例6.4利用74LS688设计译码电路，输出端作为Intel62128SRAM的片选信号，分配给Intel62128的地址范围为74000H~77FFFH。画出8088CPU工作在最大方式下的译码电路。解：由于Intel62128为16kBSRAM，片内寻址的地址引脚为14条，故片外寻址用于参加译码的地址线为A19~A14共6根。6.3扩展存储器设计74LS688P0P=QP6P7P5P3P4P2P1Q1Q2Q0Q3Q4Q5Q6Q7GA19A18A17A16A15A14MEMRMEMW+5V10KX8片选信号输出接存储器芯片的CS10KX28088最大方式系统总线用74LS688作译码器的译码电路