嵌入式系统原理与应用EMB-4 PSOC5公共资源与编程调试接口

第4章PSOC5公共资源与编程调试接口•第1节时钟管理•第2节电源管理•第3节看门狗定时器•第4节复位•第5节I/O系统和布线资源•第6节测试控制器•第7节Cortex-M3调试与跟踪•第8节非易失性存储器编程第4章PSOC5公共资源与编程调试接口•第1节时钟管理•第2节电源管理•第3节看门狗定时器•第4节复位•第5节I/O系统和布线资源•第6节测试控制器•第7节Cortex-M3调试与跟踪•第8节非易失性存储器编程内部时钟•在PSoC内产生、分配和分布时钟，多数无需外部晶体振荡器。4个内部时钟源提高集成度：3~48MHz内部主振荡器(InternalMainOscillator-IMO)，3MHz精度为±5%；1，33，100KHz的内部低速振荡器(InternalLowSpeedOscillator-ILO)IMO，MHz外部晶体振荡器(MHzECO)和数字系统互联(DigitalSystemInterconnect-DSI)的USB时钟域。24~67MHz的相位锁定环(PLL)，其时钟源：IMO、MHzECO和DSI。外部时钟•外部I/O或其它逻辑DSI信号；2个外部时钟源提供高精度时钟：4~33MHz外部晶体振荡器(MHzECO)；32.768KHz外部晶体振荡器(KHzECO)(实时时钟RTC)；专用16位时钟分频器(总线时钟)；8个16位时钟分频器(数字系统外设)；4个16位时钟分频器(模拟系统外设)；IMO有USB模式，自动锁定USB总线时钟，无需使用外部晶体振荡器；时钟管理时钟管理•PSoCCreator图形界面自动完成时钟生成与分配。根据系统要求加速设计进程。使用最少输入建立时钟系统。指定期望时钟的频率和精度。内部振荡器•内部主振荡器(IMO)大多数设计，IMO是要求的唯一时钟源，运行无需外部元件输出稳定时钟。IMO提供时钟输出为3，6，12，24和48MHz。配置寄存器FASTCLK_IMO_CR[2:0]选择频率，3MHz时钟的典型精度是4%。USB时钟域和快速启动IMO(FIMO)内部振荡器•USB时钟域USB时钟域和主时钟网络可以异步。运行时钟处理USB数据，USB逻辑有到芯片的同步总线接口。USB逻辑要求48MHz的频率。时钟源可有不同的源，包括48MHzDSI时钟，或倍频内部振荡器、DSI信号或晶体振荡器24MHz时钟的值。内部振荡器•快速启动IMO(FIMO)IMO可交替模式从休眠模式快速启动。FIMO模式提供低功耗状态1μs内输出时钟。可交替振荡器只运行在48MHz，精度低于基本IMO精度。唤醒时此功能有效，设置FASTCLK_IMO_CR[3]位使能FIMO。选择此模式在下1次唤醒时，FIMO代替IMO时钟。内部振荡器•内部低速振荡器(ILO)为低功耗提供低频时钟。产生2个不同时钟输出1和100kHz，2个时钟独立运行，配置SLOWCLK_ILO_CR0[1]和SLOWCLK_ILO_CR0[2]使能或禁止2个时钟。背景中心时间轮(Centraltimewheel,CTW)使用1KHz时钟，也称休眠定时器，或看门狗定时器。100KHz时钟(CLK100K)为CPU提供低功耗时钟快速时间轮。设置SLOWCLK_ILO_CR0[5]分频100KHz时钟，产生第3个时钟输出，启动监控。ILO结构图内部振荡器•低速振荡器工作在极低电流模式，很适合低功耗模式。设置CLKDIST_CR[3:2]控制多路复用开关，从3个时钟输出选择1个时钟，布线到时钟分配网络。•冬眠模式禁止ILO时钟。配置SLOWCLK_ILO_CR0[4]控制器件唤醒速度。设置此位可减慢启动，获取低功耗运行。外部振荡器•外部晶体振荡器(ExternalCrystalOscillator-ECO)MHzECO32.768kHzECO•MHzECO外部晶振提供高精度高频的时钟驱动。支持宽范围的晶体类型(4-25)MHz。与PLL使用时，最高产生67MHz的CPU/系统时钟。GPIO引脚固定连接外部晶体和电容。MHzECO精度取决于选择的晶体。32.768KHz外部振荡器•32.768kHzECO提供高精度定时(最小功耗)。与休眠定时器直接连接，为实时时钟(RealTimeClock-RTC)提供时钟源。RTC使用1秒中断间隔在CPU内实现RTC功能。配置寄存器SLOWCLK_X32_CR[0]使能/禁止kHzECO时钟。外部晶体的连接引脚共享标准I/O引脚(如：GPIO、LCD和模拟全局)。晶体输出布线到时钟分配网络，作为1个时钟源的选项。DSI时钟•DSI为I/O连接的外部时钟提供布线连接。也能在片内数字系统和UDB产生振荡器。DSI时钟源：UDB生成时钟；引脚连接的片外时钟；时钟分配网络的输出时钟，通过布线结构再直接返回到网络。锁相环(PLL)•PLL用高精度低频时钟合成到高频时钟，根据不同输入源产生时钟频率。输出时钟频率：(24-67)MHz。通常对3MHzIMO倍频产生精确最高频率的CPU和系统时钟。PLL输出频率公式：fPLL_OUT=fIN×(P/Q)250us内锁定相位配置使用IMO，MHzECO或DSI时钟源。PLL锁定(1bit标识PLL锁定状态)，使用此类时钟源。锁定信号经DSI连接产生中断。进入低功耗模式前禁止PLL。USB时钟•从以下时钟源中选择USB时钟。IMO1x(IMO模块内可用选项)满足时钟源精度的40MHzDSI时钟；晶体未工作在48MHz，需用PLL获取48MHz；因精度问题不能使用48MHz时钟。IMO2x(IMO模块内可用选项)有倍频器的24MHz晶体、24MHzIMO和24MHzDSI输入。CLK_PLL：晶体、IMO或DSI输入产生48MHz时钟。DSI输入：48MHz。USB时钟•若使用内部IMO，须设置FAST_IMO_CR[6]使能振荡器锁定功能。可替换的是，全速USB操作使用24MHz晶体控制的时钟。其它晶体频率，如4MHz由PLL合成所需48MHz。第4章PSOC5公共资源与编程调试接口•第1节时钟管理•第2节电源管理•第3节看门狗定时器•第4节复位•第5节I/O系统和布线资源•第6节测试控制器•第7节Cortex-M3调试与跟踪•第8节非易失性存储器编程电源管理•电源系统由独立模拟Vdda，数字Vddd，I/OVddiox引脚构成。2个内部1.8V电源管理器，为内部核逻辑提供数字Vccd和模拟电源Vcca。Vccd和Vcca的每个电源输出引脚须外接去耦电容。Vccd引脚须尽可能短连接1uF±10%X5R电容。休眠管理器，I2C电源管理器和冬眠管理器。电源管理系统框图PSOC5电源模式•电源模式活动(Active)交替活动(AlternateActive)休眠(Sleep)冬眠(Hibernate)电源模式状态切换PSoC5电源监控•包含2个电路，根据设定的门限电压，检测外部数字/模拟供电电源。低电压中断(LVI)检测到低于设定值的电压时，产生中断。高电压中断(HVI)检测到高于设定值的电压时，产生中断。电源监控框图第4章PSOC5公共资源与编程调试接口•第1节时钟管理•第2节电源管理•第3节看门狗定时器•第4节复位•第5节I/O系统和布线资源•第6节测试控制器•第7节Cortex-M3调试与跟踪•第8节非易失性存储器编程看门狗定时器•不希望执行的路径事件发生，看门狗定时器(WatchDogTimer-WDT)自动重启系统。WDT须周期性服务。否则，指定时间周期后CPU复位。使能WDT，除复位事件外不能禁止，为阻止任何不确定的代码禁止WDT复位功能。使用WDT须在启动代码使能WDT。WDT的特性：防止WDT偶发破坏的保护设置。可选的WDT的保护服务(喂狗)。看门狗事件的状态位，甚至显示看门狗复位后的状态。看门狗定时器框图第4章PSOC5公共资源与编程调试接口•第1节时钟管理•第2节电源管理•第3节看门狗定时器•第4节复位•第5节I/O系统和布线资源•第6节测试控制器•第7节Cortex-M3调试与跟踪•第8节非易失性存储器编程复位模块功能•电源监控上电、活动和休眠状态，监控不同模式，模拟和数字电源电压，Vdda，Vddd，Vcca和Vccd。若任一电压超出预先设置范围，产生复位。监控器可编程，达到复位门限前的条件，向CPU产生中断。•外部芯片按下复位引脚(XRES低)产生复位。XRES引脚经1个内部上拉电阻到Vddio1。Vddd，Vdda，Vddio1须在脱离复位状态前供电。复位系统框图复位模块功能•看门狗定时器监控处理器指令的执行。若看门狗定时器在给定时间周期内未被处理器复位，则看门狗定时器产生复位信号。•软件在软件控制下产生复位。系统复位是指复位处理器、模拟和数字外设和寄存器。复位状态寄存器保存最近的复位或电源电压监控中断。程序查看寄存器检测和报告异常条件。电源电压监控复位源•初始上电复位(InitialPowerOnReset-IPOR)上电时IPOR监测Vddd和Vdda电压(直接在引脚和对应内部电源管理器的输出)。断路电平(TripLevel)精度不高，设置1V，此电平低于最低指定的操作电压，但足够高以复位内部电路和保持复位状态。监控器生成1个复位脉冲，最少为100ns宽度。若1或数个电压上升速度慢，则此脉冲可更宽。内部数字供电稳定，保持IPOR电源禁止(即不保持IPOR的电源)。电压足够高到释放PRES时，启动IMO。电源电压监控复位源•模拟电压中断，数字低电压中断，模拟高电压中断(ALVI，DLVI，AHVI)中断电路检测Vdda和Vddd是否超过电压范围。AHVI，Vdda与1个固定断路电平比较。ALVI和DLVI，Vdda和Vddd与1个可编程断路电平比较。ALVI和DLVI，也能配置产生芯片复位而不是中断。监控器禁止，直至IPOR后为止。低功耗模式不能使用监控器。休眠模式通过CTW，周期性唤醒监控器电压。唤醒后触发2.45VLVI中断。冬眠模式不能使用电压监控。其他复位源•外部复位(ExternalReset-XRES)PSoC有一个GPIO引脚能被配置作为一个外部复位或专用的XRES引脚。当专用的XRES引脚或者GPIO引脚被配置后，当引脚为低电平时，器件处于复位状态。对XRES的响应和IPOR是相同的。通过拉低外部复位引脚来复位整个系统，该引脚它包含一个内部的到Vddio1上拉电阻。在休眠和冬眠模式下，XRES是活动的。其他复位源•软件复位(SoftwareReset-SRES)程序控制设置软件复位寄存器使用SRES。直接由程序或间接由DMA访问实现。对SRES的响应和IPOR之后是相同的。•看门狗复位(WatchdogReset-WRES)用于监控软件程序没有长时间的正确执行程序。程序周期性的复位看门狗时，看门狗正确运行。若看门狗在用户定义时间内未复位，则产生WRES。第4章PSOC5公共资源与编程调试接口•第1节时钟管理•第2节电源管理•第3节看门狗定时器•第4节复位•第5节I/O系统和布线资源•第6节测试控制器•第7节Cortex-M3调试与跟踪•第8节非易失性存储器编程I/O系统和布线资源•I/O系统特性•I/O驱动模式•DSI控制数字I/O•模拟I/O引脚•LCD驱动引脚•电容感应触摸引脚•SIO功能和特性•上电I/O配置•过电压容限•端口中断控制器单元I/O系统•PSoC的I/O非常灵活。所有GPIO都具有模拟和数字I/O性能。所有I/O都有很多驱动模式，并可在POR时设置。由Vddio引脚也提供最多4个独立I/O电压域。•2种I/O引脚；提供与USB相关第3种引脚。通用输入/输出(GeneralPurposeI/O-GPIO)和特殊输入输出(SpecialI/O-SIO)提供相似数字功