篮球比赛进攻24秒多功能倒计时说明书

课程设计说明书NO.1目录1.课程设计的目的………………………………………………………21.1设计背景…………………………………………………………21.2设计要求……………………………………………………………22.设计方案论证…………………………………………………………32.1译码显示电路……………………………………………………32.2脉冲产生电路（555定时器）……………………………………62.3计数电路（74LS192D）…………………………………………102.4控制电路（清零、置数、暂停、报警）………………………123.设计结果与分析……………………………………………………134.设计体会……………………………………………………………155.参考文献……………………………………………………………15附录I：元器件清单………………………………………………………16附录II：Multisim10软件介绍…………………………………………16沈阳大学课程设计说明书NO.2篮球比赛24秒多功能计时器1课程设计的目的1.1设计背景:此设计是脉冲数字电路的简单应用，设计了篮球竞赛24秒倒计时器。篮球比赛计时器是一种体育比赛计时装置，经过改造可满足多种要求和场合利用中小规模集成电路设计一个数字显示的简易篮球比赛计时器。按篮球比赛规则，进攻方有24s为倒计时。要求进攻方得到发球权后，必须在24s内完成一次进攻，否则将球权判给对方，本人设计了一个篮球比赛计时器，可对比赛中进攻方的每次控球时间计时。该计时器采用按键操作、ＬＥＤ显示，非常实用。此计时器也可作为其他球类比赛的计时器。此计时器功能齐全，可以直接清零、启动、暂停和连续以及具有报警功能，同时应用了七段数码管来显示时间。此计时器有了启动、暂停和连续功能，可以方便地实现断点计时功能，当计时器递减到零时，会发出报警信号。本设计完成的中途计时功能，实现了在许多的特定场合进行时间追踪的功能，在社会生活中也具有广泛的应用价值。1.2设计要求1.2.130秒计时器具有显示24秒的计时功能。1.2.2系统设置外部操作开关，控制计时器的直接置数、清零、启动、和暂停功能。1.2.3计时器为24秒递减计时时，其计时间隔为1秒。1.2.4当计时器递减计时到零时，数码显示器不能灭灯，LED变亮报警。2设计方案论证本实验的核心部分是要设计一个24s计数器，并且对计数结果进行实时显示，同时要实现设计任务中提到的各种控制要求，因此该系统包括秒脉冲发生器、计数器、译码显示电路、辅助时序控制电路(简称控制电路)和报警电路等5个部分构成。其中，计数器和控制电路是系统的主要部分。计数器完成30s计时功能，而控制电路具有直接控制计数器的启动计数、暂停、连续计数、译码显示电路的显示和灭灯功能。为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。在操作直接清零开关时，要求计数器清零，数码显示器显示零。当启动开关闭合时，控制电路应封锁沈阳大学课程设计说明书NO.3时钟信号CP，同时计数器完成置数功能，译码显示电路显示30s字样；当启动开关断开时，计数器开始计数；当暂停、连续开关拨在暂停位置上时，计数器停止计数，处于保持状态；当暂停、连续开关拨在连续时，计数器继续递减计数。系统设计框图如图下图所示。2.1译码显示电路用发光二极管（LED）组成字型来来显示数字。这种数码管的每个线段都是一个发光二极管，因此也称LED数码管或LED七段显示器。因为计算机输出的是BCD码，要想在数码管上显示十进制数，就必须先把BCD码转换成7段字型数码管所要求的代码。我们把能够将计算机输出的BCD码换成7段字型代码，并使数码管显示出十进制数的电路称为“七段字型译码器”因此在本次的设计中我们采用了常用的74LS48。沈阳大学脉冲发射器计时器译码器LED显示清零置数暂停/继续课程设计说明书NO.4下面是利用74LS47驱动单位共阳极七段数码管的电路图：在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来，一方面供人们直接读取测量和运算的结果；另一方面用于监视数字系统的工作情况。因此，数字显示电路是许多数字设备不可缺少的部分。数字显示电路通常由译码器、驱动器和显示器等部分组成，如下图所示。下面对显示器和译码驱动器分别进行介绍。沈阳大学驱动器显示器译码器计数器课程设计说明书NO.5数码显示器是用来显示数字、文字或符号的器件，现在已有多种不同类型的产品，广泛应用于各种数字设备中，目前数码显示器件正朝着小型、低功耗、平面化方向发展。数码的显示方式一般有三种：第一种是字形重叠式，它是将不同字符的电极重叠起来，要显示某字符，只须使相应的电极发亮即可，如辉光放电管、边光显示管等。第二种是分段式，数码是由分布在同一平面上若干段发光的笔划组成，如荧光数码管等。第三种是点阵式，它由一些按一定规律排列的可发光的点阵所组成，利用光点的不同组合便可显示不同的数码，如场致发光记分牌。数字显示方式目前以分段式应用最普遍，下图表示七段式数字显示器利用不同发光段组合方式，显示0～15等阿拉伯数字。在实际应用中，10～15并不采用，而是用2位数字显示器进行显示。分段式数码管是利用不同发光段组合的方式显示不同数码的。因此，为了使数码管能将数码所代表的数显示出来，必须将数码经译码器译出，然后经驱动器点亮对应的段。例如，对于8421码的0011状态，对应的十进制数为3，则译码驱动器应使a、b、c、d、g各段点亮。即对应于某一组数码，译码器应有确定的几个输出端有信号输出，这是分段式数码管电路的主要特点。74LS48为4线－七段译码器/驱动器（BCD输入，有上拉电阻），其输出端（Ya－Yg）为高电平有效，可驱动灯缓冲器或共阴极VLED。当要求输出0－15时，消隐输入（BI）应为高电平或开路，对于输出为0时还要求脉冲消隐输入（RBI）为高电平或者开路。当BI为低电平时，不管其它输入端状态如何，Ya－Yg均为低电平。当RBI和地址端（A0－A3）均为低电平，并且灯测试输入端（LT）为高电平时，Ya－Yg为低电平，脉冲消隐输出（RBO）也变为低电平。当BI为高电平或开路时，LT为低电平可使Ya－Yg均为高电平。48与248的引出端排列、功能和电特性均相同，差别仅在显示6和9,248所显示的6和9比48多出上杠和下杠。引出端符号：A-D译码地址输入端BI/RBO消隐输入（低电平有效）/脉冲消隐输出（低电平有效）LT灯测试输入端（低电平有效）沈阳大学课程设计说明书NO.6RBI脉冲消隐输入端（低电平有效）a-g段输出74LS48引脚图2．2脉冲产生电路（555定时器）555定时器主要是通过外接电阻R和电容器C构成充、放电电路,并由两个比较器来检测电容器上的电压,以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路、以及多谐振荡器、单稳态触发器、施密特触发器等脉冲波形产生和整形电路。NE555为8脚时基集成电路，各脚主要功能（集成块图在下面）1地GND2触发3输出4复位5控制电压6门限(阈值)7放电8电源电压Vcc它是数字电子钟的核心部分，它的精度和稳定度决定于数字钟的质量。555定时器引脚图如图2-2-1，多谐振荡器电路如图2-2-2,555定时器原理图2-2-3所示。图2-2-1沈阳大学课程设计说明书NO.712345678ABCD87654321DCBATitleNumberRevisionSizeA2Date:6-Jul-2010SheetofFile:D:\软件1\99se\Examples\JSW.ddbDrawnBy:TRIG2Q3R4CVolt5THR6DIS7VCC8GND1U1555GNDC10.01uFC210uFR147KR347K+5VR22K图2-2-2图2-2-32.2.1用555定时器构成多谐振荡器：用555定时器构成多谐振荡器电路如图(a)所示。电路没有稳态,只有两个暂稳态,也不需要外加触发信号,利用电源VCC通过R1和R2向电容器C充电,使uC逐渐升高,升到2VCC/3时,uO跳变到低电平,放电端D导通,这时,电容器C通过电阻R2和D端放电,使uC下降,降到VCC/3时,uO跳变到高电平,D端截止,电源VCC又通过R1和R2向电容器C充电。如此循环,振荡不停,电容器C在VCC/3和2VCC/3之间充电和放电,输出连续的矩形脉冲,其波形如图(b)所示。沈阳大学课程设计说明书NO.8输出信号uO的脉宽tW1、tW2、周期T的计算公式如下:tW1＝0.7(R1＋R2)CtW2＝0.7R2CT＝tW1＋tW2＝0.7(R1＋2R2)2.2.2用555定时器构成施密特触发器：用555定时器构成的施密特触发器如图(a)所示。将2管脚和6管脚连在一起作为信号输入端即可。在输入端外接三角波ui,当ui上升到2VCC/3时,输出uO从高电平翻转为低电平；当ui下降到VCC/3时,输出uO从低电平翻转为高电平。施密特触发器将输入的三角波整形为矩形波输出。电路的工作波形如图(b)所示。回差电压电压△u＝32VCC－31VCC＝31VCC如图所示：沈阳大学84765553215R1R2ucC+VDDuo0.01µFtuo0tw2tw1tuc0CCV32CCV31T（a）（b）tuo0tui0ccV32DDV32ccV31（b）84621+VCCuiuo（a）555课程设计说明书NO.92.2.3用555定时器构成单稳态触发器：用555定时器构成单稳态触发器电路如图(a)所示。R、C是定时元件。输入脉冲信号ui加于2管脚。输入触发信号ui的有效电平是低电平,当ui处于高电平时,放电端D导通,uC和uO均为低电平,电路为稳态。当输入触发信号ui的下降沿到来时刻,2管脚电位瞬间低于VCC/3,使输出uO变为高电平,放电端D截止,电源VCC通过电阻R向电容器C充电,使uC按指数规律上升,电路为暂稳态。当uC上升到2VCC/3时,使输出uO变为低电平,D端导通,电容器C经D端迅速放电,暂态结束,自动恢复到稳态,为下一个触发脉冲的到来作好准备。波形图如(b)所示。输出脉宽tW是暂稳态的持续时间为tW＝1.1RC此电路要求输入信号的负脉冲宽度一定要小于tW沈阳大学84765553215R+VccucCuo0.01µFui（a）tui0tuc0ccV32tuo0tWccV31（b）课程设计说明书NO.102.3计数电路（74LS192）计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。2.3.124秒倒计时电路计数器的倒计时功能。用两片74LS192分别做个位（低位）和十位（高位）的倒计时计数器，由于本系统只需要从开始时的“24”倒计到“00”然后停止，所以可以直接运用十进制的74LS192进行减计数。因为预置的数不是“00”，所以我选用置数端LOAD来进行预置数。低位的借位输出信号用作高位的时钟脉冲。24秒倒计时电路如图：沈阳大学课程设计说明书NO.112.3.274LS19274LS192为可预置的十进制同步加/减计数器（双时钟），其清除端是异步的。当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能；预置是异步的，当置入控制端（PL）为低电平时，不管时钟CP的状态如何，输出端（Q0～Q3）即可预置成与数据输入端（P0～P3）相一致的状态；计数是同步的，靠CPD、CPU同时加在4个触发器上而实现。在CPD、CPU上升沿作用下Q0～Q3同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用CPD或CPU，此时另一个时钟应为高电平。当计数上溢出时，进位输出端（TCU）输出一个低电平脉冲，其宽度为CPU低电平部分的低电平脉冲；当计数下溢出时，错位输出端（TCD）输出一个低电平脉冲，其宽度为CPD低电平部分的低电平脉冲。当把TCD和TCU分别连接后一级的CPD、CPU，即可进行级联74LS192引脚图引出