您好,欢迎访问三七文档
当前位置:首页 > 行业资料 > 其它行业文档 > LVDS信号原理及相关介绍 2013年7月2日
背光模组工厂PE部产品信息组LVDS信号原理及相关介绍背光模组工厂/李明收集背光模组工厂PE部产品信息组目录一:简述二:LVDS信号介绍三:LVDS工作原理四:LVDS信号Vid的技术要求和测试方法五:实际应用中常见问题六:时序设置七:配屏软件设置一、简述:LVDS:LowVoltageDifferentialSignaling,低电压差分信号;20世纪90年代在美国NS公司(美国半导体公司)提出的一种数据传输的接口技术,即LVDS接口传输数据,这种技术的核心是采用极低的电压摆幅高速差动传输数据,可以实现点对点或一点对多点的连接,具有低功耗、低误码率、低串扰和低辐射等特点,其传输介质可以是铜质的PCB连线,也可以是平衡电缆,LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。液晶电视(包括液晶显示器)驱动输出的信号中,除了包括RGB数据信号外,还包括行同步、场同步、像素、时钟等等信号,其中像素、时钟信号的最高频率可超过28MHz,信号接口主要有两种方式,早期的屏主要是TTL电平信号接口,后期的屏主要是LVDS低电压差分信号接口;TTL电平信号接口的特点是:R、G、B三组数字信号输入方式,信号电平较高,数据传输速率不高,传输距离较短,且抗电磁干扰(EMI)能力也比较差,会对R、G、B数据造成一定的影响,另外,TTL多路数据信号采用排线的方式来传送,整个排线数量达几十路,不但连接不便,而且不适合超薄化的趋势;二、LVDS信号介绍:LVDS低电压差分接口的特点是:以8-bit屏为例,有5组传输线(包括:4组是数据线及1组是时钟信号),对应在Panel一端有5组接收线;如果是6-bit屏则只有3组数据线和1组时钟线;每组线中的信号分别为正、负极性信号,信号板到屏的连接线每组线呈绞线状,信号幅度只有1伏多,EMI辐射小,差分对信号抗干扰能力强,因此现在基本都为LVDS接口的方式,实现了数据的高速率、低噪声、远距离、高准确度的传输,可以克服TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。LVDS传输支持速率一般在155Mbps(大约为77MHZ)以上;LVDS是一种低摆幅差分信号技术,它使得信号能在差分PCB线对平衡电缆上以几百Mbps的速率传输,其低电压和低电流驱动输出实现了低噪声和低功耗;IEEE(美国电子、电气工程师协会)在两个标准中对LVDS信号进行了定义,推荐最大速率为655Mbps,理论极限速率为1.923Mbps;LVDS低电压差分信号是一种高速串行信号传输电平,由于它传输速度快,功耗低,抗干扰能力强,传输距离远,易于匹配等优点,迅速得到诸多芯片制造厂商和应用商的青睐;三、LVDS工作原理:1、LVDS信号传输组成:LVDS信号传输由三部分组成:差分信号发送器、差分信号互联器、差分信号接收器;差分信号发送器:将非平衡传输的TTL电平信号转换成平衡传输的LVDS差分信号,通常由一个IC来完成;差分信号接收器:将平衡传输的LVDS差分信号转换成非平衡传输的TTL电平信号,通常由一个IC来完成;差分信号互联器:包括联接线(电缆或者PCB走线),终端匹配电阻。按照IEEE规定,电阻为100欧,我们通常选择为100欧或120欧。TTL电平的定义:电路的第一代是电子管,第二代是晶体管(TransistorTransistorLogic),由于集成电路发展迅猛,各大厂商竞相出台自己的电平标准,导致各芯片之间的连接出现一些接口电路,这也导致额外的浪费,后来才统一了晶体管集成电路的端口电平范围;TTL电平规定范围:电平是个电压范围,规定输出高电平2.4V,输出低电平0.4V。在室温下,一般输出高电平是3.5V,输出低电平是0.2V。最小输入高电平和低电平:输入高电平=2.0V,输入低电平=0.8V,噪声容限是0.4V。最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器由驱动差分线对的电流源组成,电流通常为3.5mA。LVDS接收器具有很高的输入阻抗,因此驱动器输出的大部分电流都流过100Ω的匹配电阻,并在接收器的输入端产生大约350mV的电压。当驱动器翻转时,它改变流经电阻的电流方向,因此产生有效的逻辑“1”和逻辑“0”状态。由逻辑“0”电平变化到逻辑“1”电平是需要时间的。由于LVDS信号物理电平变化在0.85――1.55V之间,其由逻辑“0”电平到逻辑“1”电平变化的时间比TTL电平要快得多,所以LVDS更适合用来传输高速变化信号。其低压特点,功耗也低。下图为LVDS与PECL(光收发器使用的电平)电平变化:2、LVDS信号电平特性:LVDS物理接口使用1.2V偏置电压作为基准,提供大约400mV摆幅。LVDS驱动器由一个驱动差分线对的电流源组成(通常电流为3.5mA),LVDS接收器具有很高的输入阻抗,因此驱动器输出的电流大部分都流过100Ω的匹配电阻,并在接收器的输入端产生大约350mV的电压;电流源为恒流特性,终端电阻在100――120欧姆之间,则电压摆动幅度为:3.5mA*100=350mV;3.5mA*120=420mV。低摆幅(约为350mV)。低电流驱动模式意味着可实现高速传输。ANSI/TIA/EIA644建议了655Mb/s的最大速率和1.923Gb/s的无失真通道上的理论极限速率;低压摆幅。恒流源电流驱动,把输出电流限制到约为3.5mA左右,使跳变期间的尖峰干扰最小,因而产生的功耗非常小。这允许集成电路密度的进一步提高,即提高了PCB板的效能,减少了成本;具有相对较慢的边缘速率(dV/dt约为0.300V/0.3ns,即为1V/ns),同时采用差分传输形式,使其信号噪声和EMI都大为减少,同时也具有较强的抗干扰能力;所以,LVDS具有高速、超低功耗、低噪声和低成本的优良特性。3、差分信号抗噪特性:从差分信号传输线路上可以看出,若是理想状况,线路没有干扰时,在发送侧,可以形象理解为:噪声被抑止掉。上述可以形象理解差分方式抑止噪声的能力。在实际芯片中,是在噪声容限内,采用“比较”及“量化”来处理的。LVDS接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化。由于LVDS驱动器典型的偏置电压为+1.2V,地的电压变化、驱动器偏置电压以及轻度耦合到的噪声之和,在接收器的输入端相对于接收器的地是共模电压。这个共模范围是:+0.2V~+2.2V。建议接收器的输入电压范围为:0V~+2.4V。抑止共模噪声是DS(差分信号)的共同特性,采用差分平衡传输,由于其电平幅度大,更不容易受干扰,适合工业现场不太恶劣环境下通讯。四、LVDS信号Vid的技术要求和测试方法:五、实际应用中常见问题:1、PCB走线要求:2、PCB过孔要求:一般原则:对于高速信号,尽量减少过孔;信号速度低于155Mbps,使用过孔也无妨;对于表面贴片器件,其管脚的LVDS信号走线在PCB表层或者底层,尽量使用“微带布线”方式,避免使用过孔联接信号;对于插件器件,由于不使用过孔,其信号线本就可以联接到PCB的“中间层”,这样一来,尽量使用“带状走线”,其性能更好。六、时序设置:1、时序要求:不同品牌/供应商、不同尺寸的屏时序均不尽相同,举例:2、时序异常的影响:屏参信息中比较重要的设定有如下几个:1.屏上电时序;BYTEm_PANEL_ON_TIMING1//timebetweenpanel&datawhileturnonpowerBYTEm_ucPanelOnTiming2;//timebetweendata&backlightwhileturnonpowerBYTEm_ucPanelOffTiming1;//timebetweenbacklight&datawhileturnoffpowerBYTEm_ucPanelOffTiming2;//timebetweendata&panelwhileturnoffpower2.屏的Porch信息。设置不当时会出现黑屏;3.屏的Clock范围,设置不当时,屏有可能会出现拉丝现象;4.屏的TI模式及屏的TIBit模式,如果配置不正确会出现花屏;5.屏的PWM频率设定。七、配屏软件设置:背光模组工厂PE部产品信息组
本文标题:LVDS信号原理及相关介绍 2013年7月2日
链接地址:https://www.777doc.com/doc-3255150 .html