43锁相环PLL原理与应用

锁相环PLL原理与应用第一部分：锁相环基本原理一、锁相环基本组成二、鉴相器（PD）三、压控振荡器（VCO）四、环路滤波器（LPF）五、固有频率ωn和阻尼系数的物理意义六、同步带和捕捉带•第二部分：锁相环实验•实验一、PLL参数测试•一、压控灵敏度KO的测量•二、鉴相灵敏度Kd的测量•三、环路开环增益（KH）的测量•四、同步带和捕捉带的测量•五、ωn、ξ的测量实验二、PLL应用实验•一、PLL频率合成器实验•二、PLL调频（FM）解调•三、锁相式双音多频信号（DTMF）解码器•四、PLL数字调谐实验•五、设计5/6分频器实验目的•通过上述实验，使大家对由模拟电路、数字电路组成的硬件系统的设计、电路的搭接、故障的分析判断、故障的排除得到一次锻炼。第一部分：锁相环基本原理（P1）•一、锁相环基本组成•一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成VVVVVVVPDLPFVCOUiUoUd=Kd(θi–θo)UF=UdF（s）FOoUKdtd•二．鉴相器（PD）•Ud=Kd*θ•Kd为鉴相灵敏度••三．压控振荡器（VCO）（P2）•ωo（t）=ωom+K0UF（t）•K0——VCO控制特性曲线的斜率，常称为VCO的控制灵敏度，或称压控灵敏度。四、环路滤波器，这里仅讨论无源比例积分滤波器•其传递函数为：•式中：τ1=R1C•τ2=R2C1)(1)()()(212sssUsUsKiOFR1R2CUiUo•当锁相环处于锁定状态时，鉴相器（PD）的两输入端一定是两个频率完全一样但有一定相位差的信号。如果它们的频率不同，则在压控振荡器（VCO）的输入端一定会产生一个控制信号使压控振荡器的振荡频率发生变化，最终使鉴相器（PD）的两输入信号（一个是锁相环的输入信号Vi,一个是压控振荡器的输出信号Vo）的频率完全一样，则环路系统处于稳定状态。五、系统的固有频率ωn和阻尼系数的物理意义（P3）•一个ＲＬＣ串联电路，当输入端加一个阶跃电压时，输出端电压变化有三种可能RCLViVo欠阻尼过阻尼临界阻尼tVo当锁相环的输入信号的相位有一个阶跃跳变时，输出信号相位的变化也有三种情况欠阻尼过阻尼临界阻尼tQoViVoωn、ξ就是指欠阻尼振荡时的振荡频率和和阻尼系数六、锁相环的同步和捕捉•同步状态：锁相环的输出频率（或VCO的频率）ωo能跟踪输入频率ωi的工作状态，称为同步状态（或锁定状态），在同步状态下，始终有ωo=ωi。这时如果用示波器观察Vi与Vo,即使单路触发，两个波形都是清晰稳定的。•同步带：在锁相环保持同步的条件下，输入频率ωi的最大变化范围，称为同步带宽，用ωH表示。超出此范围，环路则失锁。ViVo捕捉带•失锁时，ωoωi，如果从两个方向设法改变ωi，使ωi向ωo靠拢，进而使ωo=（ωi－ωo），当ωo小到某一数值时，环路则从失锁进入锁定状态。这个使PLL经过频率牵引最终导致入锁的频率范围称为捕捉带ωp。同步带ωH，捕捉带ωp和VCO中心频率ωo的关系0604060406560656VVVV0656PH-o实验原理及步骤P（4）•CD4046原理图A1PD1PD2VCOA2+-14346711125816213910151UiVCC4046实验一、PLL参数测试（P5）•一、压控灵敏度KO的测量123456789101112131415169V9V10K1M1n1K10K4046数字电压表频率计二、鉴相灵敏度Kd的测量。VVVVPD1LPF324VCO+12V-5V100K100K100K+12V-5VR1R2R3UiUoRw4046A4046B信号源三、环路开环增益（KH）的测量•当鉴相器比较两同相信号时，UF=0，VC0振荡于fmin;当鉴相器比较两反相信号时，UF=VDD，VCO振荡于fmax•在理想情况下•KH=2(fmax-fmin)VVVPD1LPFVCOUi1Ui2Uo同步带的测量•调信号源（图11）频率约为４０４６Ａ的中心频率。示波器分别测Ui和Uo，并以Ui作为示波器的触发同步信号，频率计测Ui，这时示波器可显示两个稳定的波形，即Ui和Uo是锁定的。在一定范围内缓慢改变信号源频率，可看到两个波形的频率同时变化，且都保持稳定清晰，这就是跟踪。•但当信号源频率远大于（高端）或远小于（低端）４０４６Ａ的中心频率时，Ui波形还保持稳定清晰，但Uo不能保持稳定清晰，这就是失锁。记下刚出现失锁时的Ui频率即高端频率fHH和低端频率fHL，则同步带ΔfH＝fHH－fHL。由于我们用的是PD1，是异或门相鉴器，当Ui和Uo为分数倍数关系时，也可能出现两个稳定的波形，这种情况应认为是“失锁”。只有出现两个同频的稳定波形时才认为是“锁定捕捉带的测量•环路失锁后，缓慢改变信号源频率，从高端或低端向４０４６Ａ的中心频率靠近，当信号源频率分别为fＰH和fＰL时，环路又锁定。则环路捕捉带ΔfP＝fPH－fPL。ffPHfHHfPLfHLfoωn、ξ的测量P（8）9V9V9V9VUi100u10K10K1M100K100K5104n7Uf100K100K10K1n1n4046B4046A12345678910111213141516161514131211109876543219VW110KW210KA1A2TUiUF•当信号源的频率突然改变时（即对应Uj方波的前后沿），UF都产生一次阻尼振荡。从阻尼振荡波形可测出A1、A2、T，并由A1、A2、T求出PLL的ωn和ξωn、ξ的实际测量波形A1A2基线T)ln()ln(21221AAAA2212111nT实验二、PLL应用实验P（9）VVVVVVPDLPFVCO1/NUiUo•当PLL处于锁定状态时，PD两个输入信号的频率一定精确相等,•所以可得：•f0=N*fi•fi为晶振标准信号•通过改变分频比N，便可获得同样精度的不同频率信号输出•一、PLL频率合成器实验1）1KHZ标准信号源用CMOS与非门和4M晶体组成4MHz振荡器。图中Rf使F1工作于线性放大区。晶体的等效电感，C1、C2构成谐振回路。C1、C2可利用器件的分布电容不另接。F1、F2、F3使用CD4069。V4MHZF3F2F11MRf4MC1C2测量CD4518时序图•根据讲义后面的CD4518管脚图,测量并画出Q1，Q2、Q3、Q4及CP之间的相位关系图(时序图)(BCD码计数器)123456789100Q1Q2Q3Q4CP4000分频器制作•根据上面测出的4518的波形图，用二片CD4518（共4个计数器）组成一个4000分频器，也就是一个四分频器，三个十分频器。2）用一片CD4017作分频器组成2-9KHZ频率合成器（P10）•4017（十进制计数分配器）功能测试123456789100CP0122—9KHZ频率合成器VVVVVX1X2X3X4X5X6X7X8X92471051691115RESET148131431167584161393161KHz404640179V9VUo100K10K47n1n100K晶振3）拨盘开关式1—999KHZ频率合成器（P10）•单片4522分频器123456789101112131415169V9VCP4218A9V4522100K100K100K100K拨盘开关用三片4522组成1——999HHZ频率合成器（P11）VVVV13121021411564311681248A百位4522VDDVDDVDDVDD4522十位A84218161346511142101213VDDVDD4522个位A842181613465111421012134X100K4X100K4X100K1KHzPD2VCO1431394671158164046100K10K47nOUTVDD10K51P晶振4）健盘置数式1—999KHZ频率合成器（P12）•就是用数字健盘以及一些数字IC替代拨盘开关组成1——999KHZ频率合成器。最终应做到：当顺序按键盘的任意三个健（如5.9.2）时，则输出信号的频率就为592KHz。置数部分的框图如图VVV去4522置数端号码脉冲及开门脉冲形成电路控制、引导电路计数、置数电路号码脉冲发生器•根据HM9102D资料，请用HM9102D自己设计一个号码脉冲发生器，要求：•1)VDD=5V；•2)断续比为1.5：1•3)号码脉冲输出幅度为0到9V（注意：DP输出端是OC电路，上拉电阻取100K。另外，为安全起见，输出和负载之间应串一个10K电阻)开门脉冲和记数脉冲发生器•为了使后面的控制引导电路能正常工作，还需一种开门脉冲。也就是每按一次键，即每输出一列脉冲（不管这一列含有几个号码脉冲）就要产生一个开门脉冲。同时为了使后面的记数电路能正确记数，还应保证“先开门后送计数脉冲”。也就是要求开门脉冲要比送到计数器的号码脉冲超前一点。所以开门脉冲和号码脉冲的时间关系应如图开门脉冲和号码脉冲VVVVTT'HM9102D输出，作单稳的CP单稳2输出，开门脉冲单稳1输出，号码脉冲VVVV91024098单稳1单稳2控制引导电路及计数、置数电路VVVVVVVVVVVVVVVVV40174011451845184518TO4522TO4522TO4522100KRRRCPCPCPCP号码脉冲开门脉冲PLL调频（FM）解调（P15）16151413121110987654321161514131211109876543214046B4046A9V9V9V10K10K1M10K1n1n47n10u100uUiUo1M10K5K110K510P51P100K9V-9V锁相式双音多频信号（DTMF）解码器•双音多频信号（DTMF）P（16）低频群L（Hz）高频群H(Hz)120913361477697123770456852789941*0#每个按纽各由H和L中的一个频率组成锁相式双音多频信号（DTMF）解码器•用5087构成双音多频信号（DTMF）发生器（P17）V345141312111234567890*#COL1COL2COL3ROW1ROW2ROW3ROW4781661VDD(5V)3.58MHz5K11KDTMF5087用LM567进行单一频率检测电路（P18）•如567的中心频率(由5,6脚外围的R,C决定)为fo,当Vin中包含有fo成分时，则8脚输出低电平，否则高电平。356218475V5VVin1035K110K1041u10u10K5671组DTMF信号解码器（P18）240011209Hz697HzDTMFOUT5V+356218475V5VVin1035K110K1041u10u10K56756710K10u1u10410K10K103Vin5V5V74812653当输入信号同时包含两个频率(697,1209)时，可输出或逻辑“0”。•6组DTMF信号解码器（P19）•（如用7个LM567和12个或非门则可解调12组DTMF信号。）356218475V5V10310K10K1041u10u10K69777010K10u1u10410K10K1035V5V74812653120910K10u1u10410K5K11035V5V74812653133610K10u1u10410K5K11035V5V74812653147710K10u1u10410K5K11035V5V74812653++++++123456DTMFPLL数字调谐实验（P20）•现代的接收机（如电视机、收音机）大多采用超外差接收方式。如要接收的信号的载波频率为fC，则接收机要产生一个本振信号，其频率fL=fC+fI，其中fI为中频。•在模拟调谐方式中，本振信号一般是由LC振荡回路产生的。调谐（调台）时，一般是用改变LC振荡回路中电容的容量（如改变变容二极管的反向偏压），来改变本振信号的频率，从而达到选台的目的•在数字调谐(频率合成)方式中，本振信号则是用锁相环的方法来产生。即由晶振电路产生频率