第十二章 可制造性设计理念

第十二章可制造性设计理念引言我们在第十一章的一开始，就提到可制造性设计DFM（design-for-manufacturability）这一概念。并概述了可制造性设计这一概念的内涵。可制造性设计（DFM）也被有些专家和学者理解或译为“面向生产或面向制造的设计”。近年来，又出现了一种“面向成品率的设计”（design-for-yield，DFY）的提法，但含义大同小异，其内涵是接近的。本章教学内容，我们将可制造性设计上升为“理念的高度”，以更高的起点来认识和剖析可制造性设计理念所应当涵盖的内容。§12－1纳米级IC可制造性设计理念当半导体技术进入纳米时代时，硅芯片在制造过程中的微小差异变得越来越值得注意，尤其是一些关键性的差异之处已经开始影响良品率的提升。如：对管芯的漏电流、功耗、散热、电源电压降低、信号完整性（SI：SignalIntegrality）以及子波长刻蚀等电气及物理效应对芯片性能的影响日益突出，从而导致纳米级芯片的设计更为复杂和困难，使设计师无法成功地完成一次性流片并使管芯性能达到最优。在纳米级管芯的结构设计中，工程师们所面临的是漏电流难以控制，这样就会增加整体功耗。图12.1DFM成为影响管芯良品率的决定性因素§12-1-1DFM技术的实现流程从事掩模设计工具（后端设计工具）研究与开发的专家与学者们认为，DFM是一个多维问题，需要二个方面来支撑：一是商业方面，包括商业模式、销售激励和投资回报率(ROI)等等；二是技术层次，包括较高的测试手段：如曝光孔径NA的测定、圆偏振光测试(CPL-CircularityPolarizationLight)、先进的照明技术、光学邻近效应校准技术（OPC-OpticalProximityCorrection）等等。图12.2新的DFM设计理念及设计流程§12-1-2DFM与工艺可变性之间的关系集成电路工艺制程本身固有诸多的不稳定因素，诸如：温度控制上的误差、热加工恒温区内的温度误差、工艺加工时间的误差、化学试剂的浓度、掺杂水平的差异，以及晶圆之间、同一晶圆上晶粒（电路管芯）之间及同一晶粒（电路管芯）内不同晶体管之间的细微差异都会导致不同的结果。随着管芯特征尺寸的不断缩小，细小的物理变化就会导致相当大的电学特性变化。§12-1-3DFM工具的发展现状当代，DFM技术已成为半导体产业中一项至关重要的技术，是保障半导体产业继续高速、持续发展的重要技术，DFM技术在半导体业界占有举足轻重的地位。进入DFM技术领域、创建了DFM技术平台已成为必须。为提高可制造性设计的预测水平、控制水平及良品率的保障，基于DFM技术的不断完善，产生出一系列设计规则、DFM模型及DFM套件。例如：台联电（UMC）宣布将针对发展90nmSOC晶圆而推出完整的DFM技术链组件。此外，以Synopsys为主体的IC设计工具供应商已同TSMC（台积电）合作，在常规设计工具的设计流程中提供DFM工具接口，使DFM数据顺利导入到常规设计流程中。§12-2提高可制造性优品率的OPC技术光学邻近效应校准（OPC）技术是用来提升晶圆制程可制造性优品率的重要技术。众所周知，光刻是集成电路工艺制程中极为重要的加工环节，也是影响和制约晶圆、管芯优品率的关键技术瓶颈。光刻制程过程中，通过曝光及选择性刻蚀等步骤，将掩模图形转移到硅晶圆片上。没有光刻技术的进步，集成电路就不可能从微米进入深亚微米再进入纳米时代。光刻系统的先进程度及光刻过程的技术含量决定了光刻水平的高低。§12-2-1光刻技术的现状与发展光刻技术是集成电路制程技术的“瓶颈”，是微电子加工、制程技术的核心。自1973年世界上第一台光刻机在荷兰PhilipsInc.（菲利普）诞生，到1977年美国的GCAInc.率先推出第一台商品化机器Mann48000SW。此后短短的几十年里，光刻的发展可谓日新月异，突飞猛进。§12-2-2关于光学邻近效应邻近效应最初描述的是电子束光刻中电子散射造成的图形畸变现象。上世纪80年代初期，人们使用这一概念来描述投影光刻中由于衍射受限导致的光学成像的畸变。随着器件特征尺寸不断减小到能够与曝光用光的波长相比拟时，由于光的衍射造成的畸变将会变得越发明显。研究表明，当光刻图形的线宽接近光刻光学系统的分辨极限时，图形传递过程中因邻近图形的影响，将导致光刻后的图形产生严重畸变，这种效应被称之为光学邻近效应（OpticalProximityEffect，简称OPE）。§12-2-3光学邻近效应校准技术光学邻近效应校准技术又被称为OPC（OpticalProximityCorrection）技术，事实上，OPC技术的理念提出的较早，起源于上世纪70年代。当时，有专家使用专用装置，提高晶圆表面的平面图形转移水平来得到具有更小特征尺寸的电路布局。OPC技术通过掩膜设计阶段的补偿，来弥补因光学衍射和光刻胶因素造成的光刻图形失真。图12.3OPC版图校正技术示意§12-2-4实现光刻校准的工具软件Synopsys公司为实现光刻校准技术研发出两款商用的光刻校准软件工具：Progen和Proteus。其中，Progen为光学邻近效应建模及光学邻近效应仿真工具。基于Progen环境下，用户可以建立用于光刻校准的光学邻近效应模型，用户则可依据业已建立的虚拟模型与经验数据相匹配。显然，Progen所建立的模型可被Proteus校准引擎调用。§12-2-4-1Progen—OPC建模工具Progen为光学邻近效应建模及仿真工具。Progen可根据用户的需求建立有效的光刻校准模型，并应用在光刻校准的过程中。光学邻近效应模型的建立主要依据以下诸多因素来实施：•光学系统参数：光源参数、光学系统的曝光孔径；•工艺参数：光刻胶相关数据、刻蚀条件；•掩膜输入参数：掩膜图形特征、掩模几何尺寸、版图测量数据§12-2-4-2Proteus-光刻校准工具Proteus为用于光刻校准的仿真工具。Proteus能够实现可靠、精确的全晶圆芯片的光学邻近效应校准，并可以最快的转换速度生成简洁的输出文件。Proteus要经过四个步骤来完成GDSII或者OASIS（版图设计）文件的处理，他们分别是：预处理步骤、层次管理步骤、校准步骤和校准版图的分析及比较。§12-3Synopsys可制造性设计解决方案Synopsys的所有可制造性设计工具软件产品作为将设计环节与制造环节结合为一体的DFM（可制造性设计）解决方案。毫无疑问，DFM（可制造性设计）解决方案加快了晶圆芯片达到较高优品率的研发速度、缩短了研发的周期。正是掩膜综合及光学邻近效应校准工具软件的应用，通过提高光刻刻蚀的图形分辨率及降低掩膜版的设计与制造成本，使得晶圆芯片优品率得以提高。SynopsysInc.处于业界领先的CATS掩膜数据准备工具已在诸多规模化的晶圆制程线及掩模制造车间得到了实质性的验证，并通过图形和分布式工艺对掩模级的设计进行了成功的快速处理。§12-3-1良品率分析工具：PrimeYieldPrimeYield是实现65nm或更小特征尺寸工艺的优品率设计与分析的套装工具，客观上，PrimeYield增强了PrimeTime静态时序分析工具及Star-RCXT参数提取工具的功能。PrimeYield可有效地整合设计环节与制造流程，可精确地预测出设计阶段造成的机制（design-inducedmechanisms）所形成的制造公差（manufacturingtolerance）。PrimeYield可将自动矫正（automatedcorrectionguidance）的信息提供给上游设计执行工具。§12-3-2掩模综合工具SynopsysInc.提供的掩模综合工具主要有Proteus和iN-Phase。（1）ProteusTMProteusTM综合工具用于建立修正模型、可实现全晶圆光学邻近效应修正、分析修正与未修正布局方案的功能强大的设计环境。ProteusTM具有高级可编程特征及灵活性，能够使设计人员在该工具环境下达到工艺目标与约束条件之间的最佳匹配。ProteusTM的核心修正引擎引入了高效的层次化管理器及特有的高速仿真算法。ProteusTM可在多台计算机之间实现数据的高效并行处理，以获得可靠、精确的全晶圆芯片的修正和海量的数据输出文件。§12-3-3掩模数据准备工具-CATSTM掩模数据准备工具CATSTM可提供光掩模制造数据处理的全套解决方案。事实上，掩模数据准备工具CATSTM已成为掩模制造数据处理的标准。CATSTM作为功能强大的软件包，具有分布式扩展为多机并行处理的能力，嵌入直观的图形软件包，支持所有的顶尖掩模制造需求。§12-3-4光刻验证及规则检查系统-SiVLTM使用光刻验证及光刻规则检查工具SiVLTM中的设计布局规则检查（LRC）工具，能够快速准确地保障亚波长曝光条件下的硅晶圆片实现原始设计布局希望达到的功能。SiVL-LRCTM是保障集成电路顺利完成光刻制程环节的可制造性设计工具，用于验证亚波长曝光条件下电路布局在硅晶圆上的虚拟实现。SiVL-LRCTM工具的应用起始于读取与电路布局密切相关的数据，进而在进行光学邻近效应校准的基础之上完成虚拟光刻。§12-3-5虚拟掩模步进曝光模拟-VirtualStepperSynopsysInc.的VirtualStepper®工具用于提供提高光掩模品质的集成化解决方案。VirtualStepper能够将真实缺陷与无害缺陷区分开来，并据此确定掩模缺陷对光刻的影响程度。VirtualStepper采用由检验工具生成的光学图像，模拟出可能在晶圆上生成的刻蚀图形，以此来评估光掩模的实际品质，用来分析和预测光掩模缺陷对晶圆最终的光刻图形可成像性所造成的影响。§12-3-6TCAD可制造性设计工具SynopsysInc.最新发布的TCAD工具命名为Sentaurus-TCAD系列（本教程第十一章《现代可制造性设计》中已对TCAD工具中的工艺级仿真及工艺级可制造性设计工具及其使用进行了较为详细的介绍）。基于SynopsysInc.推出的Sentaurus-TCAD系列化的可制造性设计工具及可制造性设计平台，将极大规模（65或45纳米以下）集成电路制造级可制造性设计的集成化和一体化优化的水平提高到了极致。Sentaurus-TCAD系列可制造性设计工具堪称第五代集成电路可制造性设计工具，已初步得到了IC制造级可制造性设计业界专家的认可与好评。