Array Introduction

2009/09/07ShaneLuArrayProcessFlow③LiquidCrystal什麼是LiquidCrystal?a.具雙重性格–晶格排列的液體b.旋光性–扭曲時空,光的隧道c.長短軸雙折射率–視角的苦咒d.LC隨電場旋轉–答應時間的宿命液晶是彈簧與橄欖球不同方向看到的橄欖球斷面圓不同液晶的定向可使液晶呈現規則排列後，達到扭轉的功能；不同型態的ＬＣＤ有不同的扭轉角非晶矽薄膜特性a-Si:H選擇非晶矽製作薄膜電晶體原因1.PECVD可沉積大面積均勻的a-Si:H2.低溫製程(≦350℃)→氫在基板溫度高於450℃，就會揮發。3.可沉積於各種基板上，良好的界面特性4.耐刮材質，並適用於黃光製版技術AgendaArrayProcessFlowIntroduceArrayTesterandDefectWhatisTFTProcess?鍍膜(sputter,cvd)上光阻(coater)顯影(developer)顯影液光罩(reticle)對準,曝光(stepper)去光阻液stripper去光阻蝕刻(etch)酸,氣體鍍下一層膜PEP1:GLAl/TiMetal1成膜目的:ScanLineorGateLine(掃描訊號線)建立GateLine材料:Al/TiA:TFTB:Cs(儲存電容)M1CsGlassinputCleanerSputterPhotoWetEtchingStripperPEP1Al1.Lowresistivity低電阻(2.7~3.5-cm)2.RIEdryetcheasy3.鋁對二氧化矽的附著性佳Ti1.為解Hillock之alloy2.Lowresistivity3.BufferlayerneedlessAl(2000Å)Ti(700Å)TiN(300Å)(GD,GE,HO.IS1…)Al(2900Å)MoN(900Å)MoN(200Å)Al(2150Å)MoN(900Å)MoN(200Å)(LC,PD)(QC,PG,GF,TD,GOA..)PEP=PhotoEngravingProcessAlHillockGrowthMechanism因後續高溫製程中使Al突起AlHillockprevention120CRTHTDepositeEnvironmentAnnealEnvironmentHillockMetalCrack(SputterAbnormal)Al的熱膨脹係數:26*10-6cm/CSi的熱膨脹係數:3*10-6cm/CFilmStressControlHillockA.Glassheatingovertimeaftermetaldeposition.(mainlywhenmachinedownafterAldepo)B.Chambertemp.abnormal(toohigh).Includeprocesschamber&Loadlockchamber.C.Chambergaspressureabnormal(leakage):chambercontamination3LayerG-SiN/a-Si/n+a-Si•SiNx:(GSH+GL)M1保護層(絕緣層)SiH4(g)+NH3(g)SiNx:H(s)+3H2(g)•a-Si:(AL+AH)Channel(電流傳導)SiH4(g)+H2(g)Si:H(s)+2H2(g)•N+Si:ForTFTchannelOhmicContact(bufferlayer)SiH4(g)+PH3(g)+H2N+Si成膜時混入PH3讓a-Si與N+Si界面較好a-Si成膜前先加入H2Plasma為增加表面不同膜質間結合避免在Channel與a-Si間產生一些Defecttrap造成TFT的Mobility降低(Ioff偏低)PreheatSiNx成膜前先加入N2去除表面雜質/降低缺陷密度藉由P摻雜,使膜的特性接近導體SiNxfilms中未飽和的鍵結的矽原子與氮原子只希望與一個氫原子鍵結膜質較佳若與兩個或兩個以上的氫原子鍵結則易產生針孔(5+)PEP2:ASG-SiN/a-Si/n+a-Si成膜目的:TFT的建立AS材料:GSiNx/α-Si/N+α-SiCleanerCVDPhotoDryEtchingStripperPEP2a-Si(1400+300Å)n+a-Si(400Å)G-SiNX(4100Å)1.Lowdefectdensityintrinsica-Si:H2.Propern+a-Si:Hlayer(ohmcontactwithM2)3.Goodtapercontrol4.GoodthicknessU%1.Goodstepcoverage2.高介電常數︰影響Cs,Ion,Ioff,Vth&Breakdownvoltage3.Lowerpinholedensity︰降低leakpath4.Lowerstress︰避免banding&crack5.平坦性高6.lowerin-filmparticlea-Si(1000+300Å)n+a-Si(400Å)G-SiNX(3500+500Å)n+a-Si(NP)ForTFTchannelOhmicContacta-Si(AL+AH)Channel(電流傳導)G-SiNx(GSH+GL)M1保護層(絕緣層)(LC,GD,GE,PD,HO…)(QC,PG,GF,TD..)PEP2所沉積的膜是層層堆積，每一層的Uniformity(U%)愈低，即膜表面愈平坦，所堆積的膜質較佳，各層接觸面積大。CVD成膜:GI中間比較薄周圍較厚AS中間比較厚周圍較薄SiNx—M1保護層(絕緣層)SiON—stress較SiN緩和、與glass有較佳之surfacecontacta-Si—TFT內的Channel，於TFT中擔認電流傳導之角色.N+a-Si—ForTFTchannelOhmiccontact.(半導體層)AL(A-SiLowdeporate)/結構緻密=於TFT中擔任電流傳導之角色，作為channel主體，需緩慢沉積，維持電性品質。AH(A-SiHighdeporate)/結構鬆散=快速沉積，降低tacttime，抵擋後製程對AL影響，作為遮蔽LayerN+a-Si:幫助電子傳遞,減少漏電流產生。藉由P摻雜，使膜的特性接近導體，故於N+成膜時通入PH3。TheCharacteristicofα-Silayer鬆散緻密GSHGL鬆散ALAH緻密GSH(SiNxHighdeporate)/結構鬆散=快速沉積，降低tacttime,應力較強,較易抵抗外來的水氣、離子及機械性傷害，且與Channel(a-Si)間的Trap較SiON來得少。GL(SiNxLowdeporate)/結構緻密=接觸currentchannel，需緩慢沉積，維持電性品質。1.a-Si或SiN的roughness對電性影響何者較大?=a-Si,因TFT導通時,電子是由a-Si層通過,因此a-Si的roughness的影響較SiN來的大.2.為何較Smooth的a-SiFilm其Mobility&Stability較高?=1.若a-Si表面粗糙,較造成電子在通過時因散射效應而使電子能量減低.2.此外越粗糙之表面所含的缺陷越高,其懸空鍵(DanglingBond)越高,形成半導體越不易.3.為何PECVD製程,其LowPower的Roughness會比HighPower要來的小,進而影響TFT的電性?=1.低功率於沉膜製程中,因粒子轟擊減低,因此產生的缺陷也較低,因此電性較高功率佳.2.低功率沉膜製程中,SiH3游離根較易控制,因此可以沉積出品質較佳之薄膜.4.為何SiH3游離根可以沉積出品質較佳之薄膜?=SiH4Gas經由RF分解後,可以產生出SiH,SiH2,SiH3之游離根,其游離根經由擴散到表面吸附後經化學作用形成薄膜,其中游離根之黏滯係數:SiHSiH2SiH3,因此黏滯係數較小之,SiH3之游離根可以擴散較遠的的距離而找到更安定的位置,因此形成的薄膜結構較為緻密,其缺陷也較少.a-Si&SiN差異性Conclusion:藉由SiN&a-SiSurfaceRoughness的控制,高電子遷移率與穩定度是可以穫得的,因此可以應用在更高解析度的LCD上.Mobility:10000Mobility:0.2~0.5Mobility:80~250SourceDrainPEP3:SLMoN/Al/MoNM2成膜目的:DataLineorSignalLine(資料訊號線)建立SignalLine材料:MoN/Al/MoNCleanerSputterPhotoWetEtchingStripperPEP3DryEtchingMoN(900Å)Al(2900Å)MoN(200Å)1.BufferlayerbetweenAl&n+a-Si2.EnhanceAl(1,1,1)texture1.Lowresistivity2.RIEdryetcheasy1.SuppressHillock2.Avoidredoxreaction(Al&SnOx)Al(1500Å)Ti(300Å)MoN(500Å)Al(2500Å)MoN(100Å)(GL,HO.IS1…)(LC,GD,GE,PD,GOA)(QC,PG,GF,TD..)PEP4:PV/THPV-SiNxPV-SiNx成膜目的:1.TFTchannel保護層.2.ITO與Drain的ContactPV材料:P-SiNxCVDPhotoDryEtchingStripperPEP4PV-SiNx(2000Å)1Step2Step(IS,IK,GL,HO)(PG,QC,QD,GF,TD,GOA..)一次沉膜，易造成Undercut；分次沉膜(以不同的電極間距)，愈底層的膜愈織密，愈頂層的膜愈疏鬆，進而由蝕刻吃成較佳的斜角(taper)，使ITO沉膜時，較不易發生斷裂不連續的現象。PreheatSiNx成膜前先加入H2Plasma為增加表面不同膜質間結合降低缺陷密度鬆散緻密SiNx已完成PEP3的半成品，置於Fab環境中超過4小時，會有一些雜質離子堆積在channelCut，當PVlayer沉積上去時，會形成backchannel，形成漏電。1.Gooduniformity2.Lowstress3.Nopinholedensity4.能抵擋水汽及鹼金钃離子的滲透5.硬度佳，能抵擋機械性損傷6.Goodtapercontrol(G-SiNx&Passivation)7.GoodstepcoveragePEP5:PixelIZO成膜目的:可透光之傳導電極(Transparentelectrode)建立Pixel材料:IZO(IndiumZincOxide:銦鋅氧化物)SputterPhotoWetEtchingStripperPEP5In2O3(90%)/SnO2(10%)1.Highconductivity2.Hightransmittance3.Etcheasy4.Lowdepositiontemperature5.Lessparticle6.Stepconvergeability7.Adhesion&anti-chemicalproperty8.Largeareadeposition&U%9.Resolutioncontrol(forFMA)10.GoodCD/OverlayIZO(700Å)IZO(450Å)(LC,GD,GE,IS1,PD,GL,HO)(PG,QC2~4,QD,TD,GOA..)•IZO(IndiumZincOxide)為非晶態，沉積溫度略低，可用弱酸蝕刻。蝕刻完需高溫烘烤轉態為複晶態/結晶態。TFTCsIZOAnneal目的:利用熱能，使材料中的原子進行晶格位置的重排，降低材料中的缺陷密度、阻值、水氣及應力，以改善電晶體的電性。1.IZO結晶化使IZO阻值和ITO相反，會變高，但TFT電性會較好Ion變大，Vth變小(高溫烘