第7章 锁相技术及频率合成

第7章锁相技术及频率合成作业：2012-12-20P2777-1-1；7-1-2；P2797-2-1；7-22；P2927-3-1；7-3-3；7-3-6；第7章锁相技术及频率合成7.1锁相环路7.2集成锁相环路和锁相环路的应用7.3频率合成原理第7章锁相技术及频率合成第7章锁相技术及频率合成7.1锁相环路7.1.1锁相环路的基本工作原理锁相环路基本组成框图如图7.1所示。锁相环路是由鉴相器(PD)、环路滤波器（LF）和压控振荡器（VCO）三个基本部件构成的闭合环路。第7章锁相技术及频率合成图7.1锁相环路基本组成方框图第7章锁相技术及频率合成图7.2两个信号的频率和相位之间的关系iui(a)ouoo＝i1i1ui(b)uooo第7章锁相技术及频率合成7.1.2锁相环路的数学模型1.鉴相器在锁相环路中，鉴相器是一个相位比较装置，用来检测输入信号电压ui(t)和输出信号电压uo(t)之间的相位差，并产生相应的输出电压ud(t)。设压控振荡器的输出电压uo(t)为uo(t)=Uomcos［ωrt+φo(t)］(7―1)设环路输入电压ui(t)为ui(t)=Uimsin［ωit+φi(t)］(7―2)第7章锁相技术及频率合成在同频率上对两个信号的相位进行比较，可得输入信号ui(t)的总相位ωit+φi(t)=ωrt+(ωi-ωr)t+φi(t)=ωrt+Δωit+φi(t)=ωrt+φi(t)(7―3)图7.3乘法器鉴相LPF×ui(t)Auo(t)ud(t)Aui(t)uo(t)第7章锁相技术及频率合成将式(7―3)代入式(7―2)中，得ui(t)=Uimsin［ωrt+φi(t)］(7―4)Aui(t)uo(t)=1/2AUimUomsin［2ωrt+φi(t)+φo(t)］+1/2AUimUomsin［φi(t)-φo(t)］(7―5)经过低通滤波器（LPF）滤除2ωr成分之后，得到鉴相器输出的有效分量为ud(t)=1/2AUimUomsin［φi(t)-φo(t)］=Adsinφe(t)(7―6)第7章锁相技术及频率合成图7.4正弦鉴相器的鉴相特性及其电路模型Adsine(t)＋1(t)e(t)o(t)ud(t)2π2π－e(t)udAd(a)(b)第7章锁相技术及频率合成2.压控振荡器压控振荡器是一个电压-频率变换装置,在环路中作为被控振荡器,它的振荡频率应随输入控制电压uc(t)线性地变化，可用线性方程来表示，即ωo(t)=ωr(t)+A0uc(t)(7―7)第7章锁相技术及频率合成图7.5压控振荡器的控制特性及其电路相位模型uc(t)o(t)r0(a)A0/puc(t)o(t)(b)第7章锁相技术及频率合成压控振荡器的输出反馈到鉴相器上，对鉴相器输出误差电压ud(t)起作用的不是其频率，而是其相位000000000()()()()()()()ttrctccttdttAutdttAutdtAuttp(7―8)(7―9)(7―10)第7章锁相技术及频率合成3.环路滤波器图7.6环路滤波器的模型AF(p)AF(s)ud(t)uc(t)ud(s)uc(s)(a)(b)第7章锁相技术及频率合成1)RC积分滤波器电路构成如图7.7所示。传输算子为11()1()11()1cFdUppCApUppRppC(7―11)式中，τ=RC是时间常数，是滤波器唯一可调的参数。令p=jΩ并代入上式即可得滤波器的频率特性为1()1FAjj第7章锁相技术及频率合成图7.7RC积分滤波器图7.8RC比例积分滤波器ud(t)uc(t)RCud(t)uc(t)R1CR2第7章锁相技术及频率合成２）RC比例积分滤波器电路构成如图7.8所示。RC比例积分滤波器与RC积分滤波器相比，附加了一个与电容器串联的电阻R2。传输算子为2211211()11FRppCAppRRpC(7―12)式中，τ1=(R1+R2)C，τ2=R2C，它们是滤波器独立可调的参数。该电路的频率特性为211()1FAjA(7―13)第7章锁相技术及频率合成３）有源比例积分滤波器有源比例积分滤波器由运算放大器组成，如图7.9所示，其传输算子是211()1FpApAp(7―14)式中，τ1=(R1+AR1+R2)C；τ2=R2C；A是运算放大器无反馈时的电压增益。若运算放大器的增益很高，则211()FpApp(7―15)第7章锁相技术及频率合成图7.9有源比例积分滤波器∫＋－R1CR2uc＋－＋－ud△第7章锁相技术及频率合成式中，τ1=R1C。传输算子的分母中只有一个p，是一个积分因子，因此，高增益的有源比例积分滤波器又称为理想积分滤波器。显然，A越大,就越接近理想积分滤波器。此滤波器的频率响应为211()FjAjj第7章锁相技术及频率合成4.锁相环路相位模型及锁相环路的数学模型将环路的三个基本模型连接起来的锁相环路相位模型，如图7.10所示。通常将这个模型称为PLL的相位模型。这个模型直接给出了输入相位φi(t)与输出相图7.10锁相环路的相位模型Adsin[]AF(p)pA0uc(t)ud(t)i(t)e(t)o(t)o(t)－第7章锁相技术及频率合成按图7.10的环路相位模型，不难导出环路的数学模型:0001()()()()()sin()()()()sin()ciidFeeidFettttAAAptpptptAAApt(7―16)式(7―16)是锁相环路数学模型的一般形式，也称动态方程，从物理概念上可以逐项理解它的含义;式中pφe(t)显然是环路的瞬时频差()()eieiodtptdt(7―17)右边第一项pφi(t)称固定角频率，()()iiiirdtptdt(7―18)第7章锁相技术及频率合成式中最后一项AdA0AF(p)sinφe(t)称控制角频差，AdA0AF(p)sinφe(t)=Δωo(t)=ωo-ωr(7―19)其表示压控振荡器在uc(t)=AdAF(p)sinφe(t)的作用下，产生振荡角频率ωo偏离ωr的数值。于是动态方程(7―16)构成如下关系：瞬时频差=固有频差-控制频差从方程(7―16)可以解出稳态相差()arcsin[(0)iedFAA第7章锁相技术及频率合成7.1.3锁相环路的捕捉特性当环路未加输入信号ui(t)时，VCO上没有控制电压，它的振荡频率为ωr。若将频率ωi恒定的输入信号加到环路上去，固有频差（起始频差）Δωi=ωi-ωr，因而在接入ui(t)的瞬间，加到鉴相器的两个信号的瞬时相位差0()()teiittdtt第7章锁相技术及频率合成相应地，鉴相器输出的误差电压ud(t)=AdsinΔωit。显然，ud(t)是频率为Δωi的差拍电压。下面分三种情况进行讨论：(1)Δωi(t)较小，即VCO的固有振荡频率ωr与输入信号频率ωi相差较小。(2)Δωi较大，即ωr与ωi相差较大，使Δωi超出环路滤波器的通频带，但仍小于捕捉带Δωp。（3）Δωi很大，即ωr与ωi相差很大，使Δωi不但远大于环路滤波器的通频带，而且大于捕捉带Δωp。第7章锁相技术及频率合成图7.11捕捉过程示意图第7章锁相技术及频率合成图7.12捕捉过程中ud(t)的波形ud(t)Ad－Ad0tAdsine(∞)第7章锁相技术及频率合成7.1.4锁相环路的跟踪特性当环路锁定后，如果输入信号频率ωi或VCO振荡频率ωo发生变化，则VCO振荡频率ωo跟踪ωi而变化，维持ωo=ωi的锁定状态，这个过程称为跟踪过程或同步过程。相应地，能够维持环路锁定所允许的最大固有频差|Δωi|，称为锁相环路的同步带或跟踪带，用ΔωH表示。第7章锁相技术及频率合成7.1.5一阶锁相环路的性能分析没有滤波器时，AF(p)=1。设输人信号ui(t)为频率ωi不变的基准信号，且ωi＞ωr，即固有频差pφi(t)＝dφi(t)/dt＝Δωi＝ωi-ωr，为大于零的常数。于是由式(7―16)可得到此时环路的基本方程0()sin()eeiddtAtdtAAA(7―20)第7章锁相技术及频率合成1.环路的锁定条件和稳态相位差当环路锁定时，ωi=ωo，ui(t)与uo(t)的相位差φe(t)为一恒定值——稳态相位差φe(∞)，故dφe(t)/dt＝0。可以证明，只有当t=∞时，才能满足环路的锁定条件，故锁定条件可写成()lim0etdtdt(7―21)把dφe(t)/dt＝0代入式(7―20)，可得sin()eiAt(7―22)第7章锁相技术及频率合成上式表明，环路锁定时控制频差等于固有频差。由于锁定时,φe(t)=φe(∞)，故由上式可得arcsin()20,1iennA(7―23)2.相图法相图法是求解微分方程的一种方法。对于式(7―20)所示微分方程式，以其应变量φe(t)为横轴，以该变量对时间的一阶导数dφe(t)/dt为纵轴，这样构成的平面称为相平面，相平面内的一个点称为相点。第7章锁相技术及频率合成图7.13一阶锁相环路的相图第7章锁相技术及频率合成根据捕捉带的定义，有Δωp=A=AdA0(7―24)若环路已经锁定，逐渐加大固有频差Δωi，由图7.13（a）同样可以看到，维持环路锁定的最大固有频差Δωi也为AdA0，故同步带ΔωH=A=AdA0(7―25)第7章锁相技术及频率合成7.2集成锁相环路和锁相环路的应用7.2.1集成锁相环通用单片集成锁相环路是将鉴相器、压控振荡器以及某些辅助器件，集成在同一基片上。1.高频单片集成锁相环(1)NE560集成锁相环路。其方框图如图7.14所示。(2)NE561集成锁相环路。其方框图如图7.15所示。第7章锁相技术及频率合成图7.14NE560方框图PDVCOLF限幅器A1A24532121316151411109876环路滤波器移频控制去加重FM解调输出地跟踪范围控制VCO调谐UcFM/RF输入1FM/RF输入2接定时电容CTVCO输出第7章锁相技术及频率合成图7.15NE561方框图PDVCOLF限幅器A1A2532121316151411109876环路滤波器移频控制信号去加重FM解调输出地跟踪范围控制VCO调谐UcFM/RF输入1FM/RF输入2接定时电容CTVCO输出正交检波器A341AM解调输出AM输入第7章锁相技术及频率合成(3)L562（NE562）集成锁相环路。其组成方框如图7.16所示。考虑到L562鉴相器的非理想与饱和特性，其鉴相灵敏度可近似为20.04/1()40SRMSdSRMSUSVardU根据设计，NE560、561、562压控振荡器频率可用下式近似计算：8310TfC(4)XR-215集成锁相环路。其方框图如图7.17所示。第7章锁相技术及频率合成图7.16L562方框图PDVCOLF限幅器A1A22151213161413109871环路滤波器去加重FM解调输出－Uc或地跟踪范围控制偏压参考源UcFM/RF输入1FM/RF输入2VCO输出A334VCO输入56接定时电容CT第7章锁相技术及频率合成图7.17XR-215方框图PDA21345678161514131211109运放输入PD输出PD输入PD偏置运放补偿运放输出UcVCO输出VCO定时电容VCO扫描输入VCO增益控制范围选择－UcVCO第7章锁相技术及频率合成2.超高频单片集成锁相环(1)L564（NE564）超高频单片集成锁相环。其组成方框如图7.18所示。电路由输入限幅器、鉴相器、压控振荡器、放大器、直流恢复电路和施密特触发器等六大部分组成。第7章锁相技术及频率合成图7.18L564方框图PD限幅VCO9107来自VCOECL输出放大环路增益控制直流恢复施密特触发器偏置TTL输出6121381516145241Uc311环路滤波器FM解