第9章 串行接口技术

第9章串行接口技术单片机原理、接口及应用第9章串行接口技术内容提要★RS-485总线扩展★IIC总线扩展接口及应用★SPI总线扩展接口及应用第9章串行接口技术9.1RS－485总线扩展RS－485标准接口是单片机系统种常用的一种串行总线之一。与RS－232C比较，其性能有许多改进，细节请见表9.1所示。表9.1RS－232C与RS－485性能比较第9章串行接口技术RS－485接口可连接成半双工和全双工两种通信方式。常见的半双工通信芯片有MAX481、MAX483、MAX485、MAX487等，全双工通信芯片有MAX488、MAX489、MAX490、MAX491等。第9章串行接口技术下面以MAX485为例来介绍RS－485串行接口的应用。MAX485的封装有DIP、SO和uMAX三种，其中DIP封装的管脚如图9.1所示。管脚的功能如下：RO：接收器输出端。若A比B大200mV，RO为高；反之为低电平。RE：接收器输出使能端。RE为低时，RO有效；为高时，RO呈高阻状态。DE：驱动器输出使能端。若DE＝1，驱动器输出A和B有效；若DE＝0，则它们呈高阻态。若驱动器输出有效，器件作为线驱动器用，反之作为线接收器用。DI：驱动器输入端。DI＝0，有A＝0，B＝1；当DI＝1，则A＝1，B＝0。GND：接地。A：同相接收器输入和同相驱动器输出。B：反相接收器输入和反相驱动器输出。VCC：电源端，一般接+5V。图9.1MAX485芯片的DIP封装管脚图第9章串行接口技术MAX485典型的工作电路如图9.2所示，其中平衡电阻Rp通常取100～300欧姆。MAX485的收发功能见表9.3。第9章串行接口技术表9.3MAX485的收发功能第9章串行接口技术89C51与MAX485的接口电路如图9.4所示。P1.7用来控制MAX485的接收或发送，其余操作同串口。第9章串行接口技术9.2I2C总线扩展接口及应用9.2.1原理I2C(IIC)总线是Philip公司推出的芯片间串行传输总线。它用两根线实现了完善的全双工同步数据传送，可以极为方便地构成多机系统和外围器件扩展系统。IIC总线采用了器件地址的硬件设置方法，通过软件寻址完全避免了器件的片选线寻址方法，从而使硬件系统具有简单灵活的扩展方法。按照IIC总线规范，总线传输中的所有状态都生成相对应的状态码，系统中的主机能够依照这些状态码自动地进行总线管理，用户只要在程序中装入这些标准处理模块，根据数据操作要求完成IIC总线的初始化，启动IIC总线就能自动完成规定的数据传送操作。第9章串行接口技术IIC总线接口为开漏或开集电极输出，需加上拉电阻。系统中所有的单片机、外围器件都将数据线SDA和时钟线SCL的同名端相连在一起，总线上的所有节点都由器件和管脚给定地址。系统中可以直接连接具有IIC总线接口的单片机，也可以通过总线扩展芯片或I/O口的软件仿真与IIC总线相连。在IIC总线上可以挂接各种类型的外围器件，如RAM/EEPROM、日历/时钟、A/D、D/A、以及由I/O口、显示驱动器构成的各种模块。第9章串行接口技术9.2.2软件IIC总线假设单片机所用晶体振荡器的频率为6MHz。用P1.7和P1.6分别模拟SDA和SCL，定义如下：SDAEQUP1.7SCLEQUP1.6(1)产生起始位和停止位如果单片机则每个机器周期为2us,我们可分别写出产生时钟SCL和SDA的发送起始条件和停止条件两段子程序如下。若晶振频率并非6MHz，则要相应增删各程序段中NOP指令的条数，以满足时序的要求。例如，若fosc=12MHz，则两条NOP指令应增至4条。第9章串行接口技术①发送起始条件STARTSTA:SETBSDASETBSCLNOPNOPCLRSDANOPNOPCLRSCLRET②发送停止条件STOPSTOP：CLRSDASETBSCLNOPNOPSETBSDANOPNOPCLRSCLRET第9章串行接口技术(2)发送应答位和非应答位子程序IIC总线上的第9个时钟对应于应答位，相应数据线上“0”为“ACK”和“1”为“”。发送应答位和非应答位的子程序分别如下。①发送应答位ACKMACK：CLRSDASETBSCLNOPNOPCLRSCLSETBSDARET②发送非应答位ACKMNACK：SETBSDASETBSCLNOPNOPCLRSCLCLRSDARET第9章串行接口技术(3)应答位检查子程序在I2C总线数据传送中，接收器收到发送器传送来的一个字节后，必须向SDA线上返送一个应答位ACK，表明此字节已经收妥。本子程序使单片机产生一个额外的时钟(第九个时钟脉冲，在脉冲的高电平期间读ACK应答位，并将它的状态被复制到F0标志中以供检查。若有正常ACK，则F0标志为0，否则为1。CACK：SETBSDA；SDASETBSCL；第9NOPMOVC，SDA；读SDAMOVF0，C；转存入F0CLRSCLNOPRET第9章串行接口技术(4)字节数据发送子程序由于是SDA接在并行口线，无移位寄存器，因此数据通过指令完成移位再从SDA串行输出。遵循时序要求，数据在时钟低电平时变化，高电平时稳定，每一个时钟脉冲传送一位，编写字节数该子程序的入口条件是待发送的字节位于累加器ACC中。WRB：MOVR7，#8WLP：RLCA；欲发送位移入CJCWR1；此位为1，转WR1CLRSDA；此位为0，发送0SETBSCLNOPNOPCLRSCLDJNZR7，WLP；未发完8位，转WLPRET；8位已发完，返回WR1：SETBSDA；此位为1，发送1SETBSCL；时钟脉冲变高电NOPNOPCLRSCL；时钟脉冲变低电CLRSDADJNZR7，WLPRET第9章串行接口技术(5)字节数据接收子程序该子程序的功能是在时钟的高电平时数据已稳定，读入一位，经过8个时钟从SDA线上读入一个字节数据，并将所读字节存于A和R6RDB：MOVR7，#8；R7RLP：SETBSDA；SDASETBSCL；SCLMOVC，SDA；读SDAMOVA，R6RLCAMOVR6，A；暂存入R6CLRSCL；SCLDJNZR7，RLP；未读完8位，转RLPRET；8位读完，返回第9章串行接口技术(6)n个字节数据发送子程序·假定控制字节已存放在片内RAM的SLA·待发送数据各字节已位于片内RAM以MTD+1为起始地址的n个连续单元中。·NUMBYT·接收到数据的存放首址存放在片内RAM的MTD单元。WRNBYT：PUSHPSWWRNBYT1：MOVPSW，#18H；改用第3CALLSTAMOVA，SLACALLWRBCALLCACKJBF0，WRNBYTMOVR0，#MTD；有应答位，继而发数据，第一个数据为首址第9章串行接口技术WRDA：MOVA，@R0LCALLWRBLCALLCACK；检查ACKJBF0，WRNBYT1；无ACKINCR0DJNZR5，WRDA；尚未发完n个字节，继续LCALLSTOPPOPPSWRET第9章串行接口技术(7)读、存数据程序假设数据接受缓冲区为片内RAM以MRD为首址的n个单元。·片内RAM中的SLA·NUMBYT·所读出的数据将存入片内RAM以MRD为首地址的nRDNBYT：PUSHPSWRDNBYT1:MOVPSW，#18HLCALLSTAMOVA，SLALCALLWRBLCALLCACK；检查ACKJBF0，RDNBYT1；无ACKMOVR1，#MRD；接收数据缓冲区指针第9章串行接口技术GO_ON：LCALLRDBMOV@R1，ADJNZNUMBYT，ACK；未全接收完，转ACKLCALLMNACKLCALLSTOPPOPPSWRETACK：LCALLMACK；发ACKINCR1SJMPGO_ON；继续接收第9章串行接口技术9.2.3典型IIC串行存储器的扩展9.2.3.1串行IIC总线EEPROMAT24CXX的扩展1）基本原理AT24CXX的特点是：单电源供电，工作电压范围宽1.8V～5.5V；低功耗CMOS技术(100KHz(2.5V)和400KHz(5V)兼容)，自定时写周期(包含自动擦除)、页面写周期的典型值为2ms，具有硬件写保护。图9.6AT24CXX的结构和引脚。(a)内部结构图；(b)引脚图。第9章串行接口技术器件型号为AT24CXX的结构和引脚如图9.6所示，其中SCL串行时钟端。SDA串行数据端。WP为写保护，当WP为高电平时存贮器只读；当WP为低电平时存贮器可读可写。A0、A1、A2片选或块选。SDA为漏极开路端，需接上拉电阻到Vcc。数据的结构为×8位。信号为电平触发，而非边沿触发。输入端内接有滤波器，能有效抑制噪声。自动擦除(逻辑“1”)AT24CXX采用IIC规程，运用主/从双向通讯。器件发送数据到总线上，则定义为发送器，器件接收数据则定义为接收器。主器件(通常为微控制器)和从器件可工作于接收器和发送器状态。总线必须由主器件控制，主器件产生串行时钟(SCL)，控制总线的传送方向，并产生开始和停止条件。串行EEPROM为从器件。无论主控器件，还是从控器件，接收一个字节后必须发出一个确认信号ACK。第9章串行接口技术2）控制字节要求开始位以后，主器件送出8位控制字节。控制字节的结构(不包括开始位)①控制字节的第1～4位为从器件地址位(存贮器为1010)。控制字节中的前4位码确认器件的类型。此四位码由飞利浦公司的IIC规程所决定。1010码即为从器件为串行EEPROM的情况。串行EEPROM将一直处于等待状态，直到1010码发送到总线上为止。当1010码发送到总线上，其它非串行EEPROM从器件将不会响应。第9章串行接口技术②控制字节的第5～7位为1～8片的片选或存贮器内的块地址选择位。此三个控制位用于选片或者内部块选择。标准的IIC规程允许选择16K位的存贮器。通过对几片器件或一个器件内的几个块的存取，可完成对16K位存贮器的选择，如表9-6所示。表9-6AT24CXX的A2A1A0第9章串行接口技术控制字节的A2、A1、A0的选择必须与外部A2、A1、A0引脚的硬件连接或者内部块选择匹配，A2、A1、A0引脚无内部连接的，则这三位无关紧要；作器件选择的，可接高电平或低电平。AT24CXX的存贮矩阵内部分为若干块，每一块有若干页面，每一页面有若干个字节。内部页缓冲器只能写入一页字节数据，对24LC32和24LC64一次可以存8页(每页8个字节)。③控制字节第8位为读、写操作控制码。如果此位为1，下一字节进行读操作(R)；此位为0，下一字节进行写操作（W）。当串行EEPROM产生控制字节确认位以后，主器件总线上将传送相应的字地址或数据信息。第9章串行接口技术3）确认要求在每一个字节接收后，接收器件必须产生一个确认信号位ACK。主器件必须产生一个与此确认位相应的额外时钟脉冲。在此时钟脉冲的高电平期间拉SDA线为稳定的低电平，为确认信号(ACK)。若不在从器件输出的最后一个字节中产生确认位，主器件必须发一个数据结束信号给从器件。在这种情况下，从器件必须保持数据线为高电平(用表示)，使得主器件能产生停止条件。注意：如果内部编程周期(烧写)正在进行，AT24CXX不产生任何确认位。第9章串行接口技术4）写操作在主器件发出开始信号以后，主器件发送写控制字节即1010A2A1A00（其中R/W读写控制位为低电平“0”）。这指示从接收器被寻址，由主器件发送的下一个字节为字地址，将被写入到AT24CXX的地址指针。主器件接收来自AT24CXX的另一个确认信号以后，将发送数据字节，并写入到寻址的存贮器地址。AT24CXX再次发出确认信号，同时主器件产生停止条件P。启动内部写周期，在内部写周期内AT24CXX将不产生确认信号(见图9.7)。图9.7AT24CXX字节写第9章串行接口技术②如同字节写方式，先将写控制字节、字地址发送到AT24CXX，接着发n个数据字节，主器件发送不多于一个页面字节的数据字节到AT24CXX，这些数据字节暂存在片内页面缓存器中，在主器件发送停止信号以后写入到存贮器。接收