TFT原理及制程简介(new)

1TFT元件結構及原理TFT廠生產部ARRAY課教育訓練教材吳英明編製2TFT-LCD的面板構造3G1G2G3GmGm-1S1S2S3Sn-1SnSource線儲存電容Gate線液晶電容TFTArray面板說明comITOCLC4單一畫素結構AA’BB’AA’TFT儲存電容(Cst)BB’GDSLW5G1G2G3GmGm-2Gm-1S1S2S3Sn-2Sn-1SnArray面板示意圖61.因TFT元件的動作類似一個開關(Switch)，液晶元件的作用類似一個電容，藉Switch的ON/OFF對電容儲存的電壓值進行更新/保持。2.SWON時信號寫入(加入、記錄)在液晶電容上，在以外時間SWOFF，可防止信號從液晶電容洩漏。3.在必要時可將保持電容與液晶電容並聯，以改善其保持特性。保持電容TFT元件加入電壓液晶71.上圖為TFT一個畫素的等效電路圖，掃描線連接同一列所有TFT閘極電極，而信號線連接同一行所有TFT源極電極。2.當ON時信號線的資料寫入液晶電容，此時，TFT元件成低阻抗(RON)，當OFF時TFT元件成高阻抗(ROFF)，可防止信號線資料的洩漏。3.一般RON與ROFF電阻比至少約為105以上。掃描線信號線RONROFF液晶保持電容GDS8認識TFTGDSDSG1.TFT為一三端子元件。2.在LCD的應用上可將其視為一開關。3.為何要採InvertedStaggered之結構？DSG9TFT元件的運作原理(1)VgsVth：訊號讀取DSGGDSCLCcomGDSVGSVthVSDDSGTFT元件在閘極(G)給予適當電壓(VGS起始電壓Vth,註),使通道(a-Si)感應出載子(電子)而使得源極(S)汲極(D)導通。【註】：Vth為感應出載子所需最小電壓。10TFT元件的運作原理(2)VgsVth：訊號保持DSGGDSCLCcomGGDSVGS〈VthVSDDS1.TFT元件在閘極(G)給予適當電壓。當VGS小於起始電壓時沒有感應出載子則通道成斷路。2.故TFT元件可看成開關,當VGSVth則ON,當VGSVth則OFF。11TFT元件的運作原理DSGVDSIdsVgs〈VthVgs=Vth+2Vgs=Vth+4Vgs=Vth+6Vgs=Vth+8線性區飽和區VgdVth一VgsVth：感應通道未形成Ids=0二Vgs&VgdVth：形成感應通道Ids=1/2unCox(W/L)[(Vgs-Vth)Vds-Vds2]三VgsVth&VgdVth：進入夾止區(在Drain側通道消失)Ids=1/2unCox(W/L)(Vgs-Vth)2影響Ids之重要參數1.Vth2.un：Mobility3.Cox：Gate到Channel的電容4.W/L12Vg(V)LogId01020-10-201.0x10-111.0x10-101.0x10-91.0x10-81.0x10-71.0x10-61.0x10-5TFT之VgV.S.LogId圖註：此圖為一特定之Vds下所量得13VCVCOMT1△v△v第一圖場第二圖場一圖框T2VGVIDVP(a)驅動波形圖△v1.VG為掃描線電壓，VID為信號線電壓，分別加在TFT的閘極，源極。2.在T1時域(水平選擇期間)TFTON，畫素電極電位VP會被充電至信號電位VID。在T2時域(非選擇期間)TFTOFF，在OFF的瞬間，VP會下降△V，此△V的大小與TFT元件的閘極與汲極間的寄生電容CGD有關，因此在設計與製程元件時盡量避免寄生電容的產生。14(b)電路圖VGVPCGDCGSCSTCLCVCOMVID1.△V的大小關係如下:CGD:閘極與汲極間電容CLC:液晶電容CST:保持電路2.此下降電壓△V與影像信號的極性無關，永遠比畫素電位VP下降此一電壓值。因此，只要將彩色濾光片的共用電極電位VCOM設定成相對於信號線的中心電壓VC低一偏移值△V，便可以使加在畫素電極上的電壓成為正負對稱的波形，使直流位準的電壓降誤差到最小值。15儲存電容AA’AA’VgVSV目的：降低TFT關閉時，因Cgs所引起的畫素電壓變化(VoltageOffset)。畫素電壓Source線GDSGate線CstCLCComVgVsCgs161.臨界電壓：Vth2.電子遷移率(Mobility)：unVp=unE3.Ion/Ioff4.開口率(ApertureRatio)(1)TFT；(2)Gate&Source線；(3)Cst；(4)上下基板對位誤差；(5)DisclinationofLC5.因Cgs產生之DCVoltageOffset6.訊號傳輸時的時間延遲(TimeDelay)及失真(Distortion)TFT-LCD關於Array之重要參數17GateDriverSourceDriverArray面板訊號傳輸說明18ARRAY製程及設備TFT廠生產部ARRAY課教育訓練教材吳英明編製19TFTArray組成材料MASK1-GEGate電極CrMASK3-PE畫素電極ITOMASK5-SDSource/Drain電極Cr/Al/CrMASK2-SE通道與電極之接觸介面(n+)a-Si：HMASK2-SEChannel(通道)(i)a-Si：HMASK2-SEGI層(Gate絕緣層)SiNxMASK6-DC保護層SiNxMASK4-CHContacthole20Mask1：GE(Gate電極形成)AA’1.受入洗淨SPC(島田)2.濺鍍Cr(4000A)ULVAC/AKT3.成膜前洗淨SPC/芝蒲4.UV處理東芝5.光阻塗佈/曝光/顯影TEL/Nikon6.顯影檢查/光阻寸檢Nikon/Hitachi7.硬烤光洋8.CrTaper蝕刻(WET)DNS9.光阻去除DNS10.製程完成檢查KLA/ORBOAA’21Mask2：SE(島狀半導體形成)AA’AA’1.成膜前洗淨SPC/芝蒲2.成膜SiNxBarlzers3.成膜前洗淨SPC/芝蒲4.成膜SiNx/a-Si/n+SiBarlzers5.光阻塗佈/曝光/顯影TEL/Nikon6.顯影檢查Nikon/Hitachi7.蝕刻(DRY)TEL/PSC8.光阻去除DNS9.製程完成檢查KLA/ORBO22Mask3：PE(畫素電極形成)AA’AA’1.成膜前洗淨SPC/芝蒲2.成膜ITOULVAC3.光阻塗佈/曝光/顯影TEL/Nikon4.顯影檢查/光阻寸檢Nikon/Hitachi5.蝕刻(WET)DNS6.光阻去除DNS7.製程完成檢查KLA/ORBO23Mask4：CH(ContactHole形成)1.Array6道Mask工程中唯一沒有成膜製程2.蝕刻GI層(SiNx)，定義出不同層金屬間的連接區AA’AA’1.光阻塗佈/曝光/顯影TEL/Nikon2.顯影檢查/光阻寸檢Nikon/Hitachi3.蝕刻(DRY)TEL/PSC4.光阻去除DNS5.製程完成檢查KLA/ORBO24Mask5：SD(Source及Drain電極形成)AA’AA’1.成膜前洗淨SPC/芝蒲2.成膜Cr/Al/CrULVAC/AKT3.光阻塗佈/曝光/顯影TEL/Nikon4.顯影檢查/光阻寸檢Nikon/Hitachi5.蝕刻上層Cr(WET)DNS6.硬烤光洋7.蝕刻Al(WET)DNS8.硬烤光洋9.蝕刻下層Cr(WET)DNS10.蝕刻n+Si(DRY)TEL/PSC11.光阻去除DNS12.製程完成檢查KLA/ORBO25Mask6：DC(保護層形成)AA’AA’1.成膜前洗淨SPC/芝蒲2.成膜SiNxBarlzers3.光阻塗佈/曝光/顯影TEL/Nikon4.顯影檢查Nikon/Hitachi5.蝕刻(DRY)TEL/PSC6.光阻去除DNS7.退火光洋TFT元件製程結束,後流至ARRAYTESTER26RepairRing的配置SourceDriver27RepairRing的目的：RepairSource線開路SourceDriver28靜電保護：避免因Gate與Source電極的電壓差，而對TFT產生不良的影響，達到靜電保護的目的。SourceDriverGateDriverSource線或Gate線ShortRing尖端放電說明：Source及Gate皆以ShortRing之電位為參考電位。29ARRAY製程1.GE製程璃板玻基Gate成膜Cr:4000Gate蝕刻Cr:4000閘極(Gate):40002.SE製程GI(L)成膜SiNx:2000GI(H)成膜SiNx:2000閘極絕緣層(SiNx):2000+2000a-Si成膜a-Si:1500半導體層(a-Si):1500n+成膜n+:300歐姆接觸層(n+a-Si):300SE蝕刻3.PE製程ITO成膜ITO:1000ITO蝕刻ITO:1000ITO層:10004.CH製程5.SD製程SD成膜Cr+Al+CrSD蝕刻Cr+Al+CrBCE蝕刻源極金屬層(Source):1000+3000+1000Cr+Al+Cr汲極金屬層(Drain):1000+3000+1000Cr+Al+Cr6.CD製程SiNx成膜SiNx:5000SiNx蝕刻SiNx:5000保護層(SiNx):5000完成!後流至ARRAYTESTER工程CPT工埸2樓Blocklayout圖〈TFT陣列(TFTArray)製造工程〉76013000100050015500X100038005005500ARRAY檢查受入洗淨區暫存區7乾蝕刻區濕蝕刻區剝膜區維修區化學氣相沉積區濺鍍區爐室回風區搬入埸成膜前洗淨烘箱玄關應接室ELVWC會議室(ELV)ELV搬入搬入埸ELV立體倉庫NS暫存區6暫存區5褪火區INLINE檢查暫存區4暫存區3暫存區2暫存區1微影區