《微机与操作系统贯通教程》第4章：CPU与进程管理

LOGO新世纪高职高专实用规划教材微机与操作系统贯通教程王宝军著清华大学出版社微机与操作系统贯通教程王宝军著清华大学出版社第4章CPU与进程管理4.180x86CPU4.2进程的概念及描述4.3进程控制与通信4.4进程同步和死锁学习目的与要求CPU是微机系统中最珍贵的核心资源，而Intel80x86系列CPU一直是微机市场中的主流产品。现代多任务操作系统中，CPU管理的主要任务是以进程为单位对CPU资源实施分配和有效管理，因而对CPU的管理可归结为对进程的管理。本章首先介绍8086/8088CPU的引脚信号、工作方式、操作时序以及80x86CPU的性能特点；然后引入进程概念，介绍进程描述、基本状态、进程控制与通信、进程同步及其实现、死锁及其对抗等内容。通过本章的学习和上机操作，对80x86CPU乃至微机的原理、工作特性以及多道程序环境下的进程管理等都将会有更深刻的理解，并能利用Windows任务管理器、系统监视器、系统信息查看和任务计划来监视、管理进程与任务。微机与操作系统贯通教程王宝军著清华大学出版社4.180x86CPU主要内容1.8086/8088引脚信号2.8086/8088工作方式3.8086/8088操作时序4.80486和Pentium重点关注：●8086/8088引脚基本功能及最大和最小工作方式的连接●8086/8088总线读写访问周期及系统复位操作微机与操作系统贯通教程王宝军著清华大学出版社1.8086/8088引脚信号（一）（1）8086/8088CPU芯片引脚图CPU负责微机系统中绝大部分的控制与执行工作，其本身的工作效率基本上决定了整机的速度与性能，主要指标有：主频、外频、工作电压、制造工艺以及地址线宽度、数据线宽度、高速缓存（Cache）容量等。8086/8088CPU为双列直插式封装、共40个引脚的大规模集成芯片。由于引脚数目的限制，部分引脚具有双重功能，这部分引脚有两种工作方式：一种是分时工作，即在总线周期的不同时间其引脚功能不同；另一种是按不同模式进行工作，即在最小方式或最大方式下其引脚功能不同。说明微机与操作系统贯通教程王宝军著清华大学出版社1.8086/8088引脚信号（二）（2）8086/8088主要引脚信号AD15～AD0——地址/数据分时共用引脚A19/S6～A16/S3——地址/状态分时共用/S7——高8位数据线允许/状态共用CLK——时钟输入信号（由8284提供）——读信号（读内存或I/O设备）READY——准备就绪信号（输入）INTR——可屏蔽中断请求输入信号NMI——非屏蔽中断请求输入信号RESET——系统复位输入信号——测试输入信号——最小/最大方式选择信号Vcc——+5V电源GND——接地信号BHERDTESTMXMN/由于8086/8088既可以字操作，也可以字节操作，所以CPU连接的内存分为偶地址体和奇地址体，低8位数据线连接偶地址体，高8位数据线连接奇地址体，由AD0和组合选择。注意：AD0作用00同时传送偶地址开始的2Byte(AD15～AD0)01传送奇地址单元的1Byte(AD15～AD8)10传送偶地址单元的1Byte(AD7～AD0)11无操作BHEBHE微机与操作系统贯通教程王宝军著清华大学出版社2.8086/8088工作方式（一）（1）最小工作方式当CPU只需连接小容量存储器和少量外部设备时，由于系统规模小、负载轻，可直接使用CPU控制信号线作为系统控制线，而不需要外接总线控制器，系统中的总线控制电路被减到最少，即工作在最小方式下（引脚接+5V）。——中断响应输出信号ALE——地址锁存输出信号——数据允许输出信号——数据发送与接收输出信号——内存与I/O设备选择输出信号——写命令输出信号HOLD——总线保持请求输入信号HLDA——总线保持响应输出信号MXMN/INTADENRDT/IOM/WR微机与操作系统贯通教程王宝军著清华大学出版社2.8086/8088工作方式（二）（2）最大工作方式如果8086/8088应用于中等规模或大型系统中，往往需要连接较大容量的内存和较多数量的外设，而且除了主处理器CPU外，还要求包含一个或多个协处理器（如8087等），从而构成多微处理器系统，以提高处理能力。此时，8086/8088按最大工作方式（引脚接地）与外部电路相连，通过8288总线控制器将CPU状态信号进行译码产生相应控制信号，既提高了总线负载能力，还可以使8087共享总线。MXMN/微机与操作系统贯通教程王宝军著清华大学出版社3.8086/8088操作时序（一）（1）基本概念计算机一旦加电，CPU所有操作都在时钟脉冲信号CLK的统一控制下进行。在8086/8088系统中，CLK信号由时钟发生器8284A产生。每个时钟脉冲都有相同的时间跨度，称为一个时钟周期。相应地，该CPU的时钟频率=1/T，也就是CPU的主频。CPU通过总线与内存或外设完成一次数据通信所需要的时间称为总线周期，或称为机器周期，一个基本总线周期由4个时钟周期（即4个T状态）组成。执行一条8086/8088指令所需的时间称为一个指令周期。对于那些通过总线访问数据的指令来说，一个指令周期由若干个总线周期组成。时钟周期T1T2T3TwT4T1T2T3T4总线周期总线周期指令周期……TCLK微机与操作系统贯通教程王宝军著清华大学出版社3.8086/8088操作时序（二）（2）总线读/写操作时序8086在最大工作方式下，基本总线周期由4个时钟周期组成，称为T1、T2、T3、T4状态。但是，对于低速存储器或外设，可能在规定的时间内未能准备好CPU需要读取的数据，或者未能将CPU输出的数据写入完成，则可以在T3和T4状态之间插入一个或多个等待状态Tw。T1状态T2状态T3状态T4状态Tw状态由8086送出20位地址到A19～A16、AD15～AD0，锁存地址信息后输出到地址总线上。多路转换开关将AD15～AD0上的地址撤消，切换成数据总线，为读写数据做准备。采样READY或BUSY信号，若为有效则读入或写出数据，进入T4状态；若无效则插入等待周期Tw。完成本次总线数据传送，恢复各信号线的初始状态，准备执行下一个总线周期。微机与操作系统贯通教程王宝军著清华大学出版社3.8086/8088操作时序（三）（3）系统复位与启动操作复位信号RESET用于初启或重启系统，有效的RESET信号是一个至少维持4个时钟周期的高电平。当RESET由高电平向低电平跳变时触发CPU内部复位逻辑电路，终结CPU的其他所有操作，进行一系列的复位操作，直到RESET变为低电平，一般历时7个时钟周期。在复位时，CPU内部各寄存器及指令队列被初始化，除CS为FFFFH外，其他所有寄存器全部清0。因此，复位后CPU读取的第一条指令存放在FFFF:0000H地址（即物理地址为FFFF0H）的单元中，显然这是ROMBIOS空间（FE000H起始的8KB）中的单元，通常该单元存放了一条无条件转移指令，使CPU转移到BIOS中的系统启动程序入口，随后启动计算机。由于复位时FLAG也被清0而处于关中断状态（IF=0），所以系统初始化时，系统软件应立即用STI指令来开放中断。计算机初启时也是先产生RESET信号使系统总清的；当电源达到额定电压值后，稳定的电源信号使RESET为低电平。在8086/8088获得巨大成功之后，Intel公司又相继推出了80286、80386、80486、Pentium、PentiumⅡ、PentiumⅢ、PentiumⅣ等一系列CPU。尽管著名的CPU生产商还有AMD、Cyrix等多家，但IntelCPU一直是微机市场中的主流产品。下面重点介绍微处理器技术演变过程中取得突破性进展的Intel80486和PentiumCPU。微机与操作系统贯通教程王宝军著清华大学出版社4.80486和PentiumCPU（一）（1）80486CPU首次集成浮点数值协处理器和一个8KB的代码/数据高速缓冲存储器（Cache）。指令系统首次采用RISC（精简指令集计算机）思想设计，使80486既与以往的CISCCPU兼容，又具有RISC类微处理器的特色，核心指令只需1个时钟周期即可完成。在总线接口部件中设有突发式总线控制和Cache控制电路，支持CPU能在突发式总线周期中，几乎以每个时钟周期传送1个字（4B）的速度连续从主存或外部Cache读取指令或数据，送入内部Cache。重大技术改进：80486是Intel公司在80386基础上推出的第二代32位微处理器，其内部寄存器及外部数据总线、地址总线都是32位。由9大功能部件组成：总线接口部件（BIU）、指令预取部件、指令译码器、算术与逻辑运算部件（ALU）、浮点运算部件、分段部件、分页部件、8KBCache部件以及控制和保护部件。总线接口部件、指令预取部件、指令译码部件和执行部件构成了指令流水线。地址流水线具体体现在有效地址的形成、逻辑地址到线性地址的转换、线性地址到物理地址的转换三个动作的重叠进行中。内部结构与流水线技术：微机与操作系统贯通教程王宝军著清华大学出版社4.80486和PentiumCPU（二）（2）PentiumCPUPentiumCPU主要由总线接口部件、分页部件、片内Cache、控制部件、执行部件、浮点部件、分支目标缓冲器等部件组成。其主要技术特点是：内部采用32位结构，但其64位的外部数据总线及64位、128位、256位宽度可变的内部数据通道使CPU的内外部数据传输能力增强不少。采用超标量双流水线结构（U和V），这使得一个时钟周期内可执行2条指令。内部设置了程序和数据完全分开的两个8KBCache，减少了冲突。对MOV、PUSH、DEC、INC等常用指令不用微程序而用硬件实现。采用分支预测技术，提高流水线效能。浮点运算执行过程分为8个流水步级，且常用的浮点指令也采用硬件实现。实地址模式——在加电或复位时被初始化为实地址模式，它与8086具有相同的存储空间和管理方式，最大寻址空间为1MB。保护模式——在保护模式下能支持4GB物理内存空间，并借助于存储管理部件MMU的功能将磁盘等存储设备有效地映射到内存，使程序可在64TB的虚拟存储器空间中运行，为现代多任务操作系统的顺利运行提供了强大的硬件基础。虚拟8086模式——这是实地址和保护模式的结合，可执行8086应用程序的同时使用分页技术，将1MB空间分为256个页面，每页4K，并映射到整个4GB的线性空间。基于80486的操作系统可以构筑多个MS-DOS虚拟机。三种工作模式：微机与操作系统贯通教程王宝军著清华大学出版社4.2进程的概念及描述主要内容1.进程概念的引入2.进程的定义与描述3.PCB的组织4.进程状态及转换重点关注：●为何要引入进程概念以及进程的定义与描述方法●进程的状态及相互转换的条件微机与操作系统贯通教程王宝军著清华大学出版社1.进程概念的引入进程概念的引入是由于多道程序运行环境的变化。多个程序同时驻留在系统中运行，而系统资源总是有限的，仅有的一个CPU必然要为系统中的多个程序分时轮流使用。因此，从宏观上看多个程序同时在系统中并行执行，但从微观上看每个程序都以“走走停停”的方式串行占用CPU而运行。而且操作系统处理着随时可能发生的外部事件，用户执行的某个程序跟其他哪些程序并发、何时被调度占有CPU执行、何时暂停、以怎样的速度向前推进，这些都是不确定的。正是由于多道程序环境有着并发性、随机性和资源共享的特点，如果操作系统4321top栈S4321top4321top执行语句top←top+1后getdata取数失败(a)(b)(c)堆栈操作中入栈和出栈操作并发执行的实例：导致错误结果的根本原因在于入栈和出栈共享了一个堆栈资源S，使它们之间必然要受到执行速度的制约。操作系统必须采取措施来控制和协调资源的共享和竞争，以制约系统中并发程序的执行速度。为达到这个目的，必须引入能够动态描述程序执行过程，并用作资源分配基本单位的进程。不