利用一种新型多核DSP芯片实现TDSCDMA的基带架构设计

的基带架构设计吴磊北京邮电大学电信工程学院，北京(100876)E-mail：[e-mail]摘要：本文首先介绍了3GPPTDD方式下物理层处理的详细流程，包括物理层处理的各个主要方面，如：时隙结构、帧结构，传输信道、物理信道、扩频调制等。然后提出了一种利用多核处理器实现物理层数字信号处理和信令控制的解决方案，实践证明，该解决方案可以完全满足TD-SCDMA基带处理中吞吐率和时延的要求，而且在功耗、开发环境和可扩展性方面表现良好。关键词：picoChip，TD-SCDMA，多核DSP，基带处理,物理层1.引言第三代移动通信系统要求提供更大的通信容量、支持可变的高速数据率，提供高速电路交换和分组交换业务以及具有高的频谱利用率[1]。同时，3G系统还需要提供更可靠的信道编码，灵活的传输信道和逻辑信道，支持多种话音编码方案等。3G系统要求的这么高的传输速率和良好的服务性能，离开复杂而高效的基带处理是无法想象的。目前，第三代移动通信主流的三大标准（WCDMA，CDMA2000和TD-SCDMA）的基带处理通常采用DSP+FPGA的协同处理方案。DSP优点是拥有较大的片内存储资源和很大的可管理的外扩存储空间，具备灵活的寻址方式，缺点是不善于基带处理操作中进行的大量按比特拆/装处理，复杂的操作会使得DSP处理器内部流水线经常处于断流的NOP状态，引入适于做基带处理的FPGA弥补DSP的缺陷，使得该协同方案成为了主流的基带数字信号处理解决方案。下面将介绍通过一块芯片上的上百个处理单元和协处理器的协同工作，实现基带数字信号处理的解决方案。2.TD-SCDMA基带处理TD-SCDMA的基带处理完成从MAC层接收PDU，信道编码，交织，传输信道到物理信道的映射，扩频处理，成型滤波，D/A变换，射频端发射的整个过程。2.1物理信道与复用2.1.1时隙和帧结构TD-SCDMA中的物理信道有3个层次的概念：无线帧，子帧和时隙。一个无线帧（10ms）由两个子帧组成，每个子帧（5ms）由7个常规时隙、一个下行导频时隙，一个上行导频时隙和一个GP组成。具体关系见图1[2]。其中，TS0固定作为下行时隙，TS1固定作为上行时隙。TD-SCDMA通过对7个常规时隙的灵活配置以达到上下行时分双工的效果。(5ms,6400chip)timeslot#0timeslot#1timeslot#2timeslot#6Radioframe(10ms)DwPTS(96chip)UpPTS(160chip)GP(96chip)图1物理信道结构2.1.2传输信道与物理信道TD-SCDMA中按完成不同的功能，把传输信道分为DCH,BCH,PCH,FACH,RACH,USCH和DSCH，而传输信道映射到物理信道上去就相应的变成了DPCH,PCCPCH,SCCPCH,PRACH,PUSCH和PDSCH，同时还有不通过传输信道映射其上的物理信道，如PICH,FPACH,DwPCH和UpPCH。具体映射关系见表1。表1传输信道与物理信道的映射关系传输信道物理信道传输信道物理信道DCHDPCHBCHPCCPCHPCHRACHPRACHFACHSCCPCHFPACHUSCHPUSCHPICHDSCHPDSCHDwPCHUpPCH不同的传输信道与物理信道在不同时刻存在，起到不同的作用。如小区建立后基站不断发送广播信息，就在BCH信道上承载数据。建立无线链路后上下行数据就通过DCH信道来承载。传输信道和物理信道的作用可以简单地通过表2来理解。表2传输信道与物理信道的功能传输信道物理信道方向性质描述BCHPCCPCH下行公共承载系统广播信息PICH下行公共承载寻呼指示因子，寻呼用户，用于指示UE是否需要解析随后的PCH信息PCHSCCPCH下行公共携带用户的寻呼信息RACHPRACH上行公共用于完成上行同步的建立或传输一些数据量有信道接收到的信息，该信道也可以用于传输一些短的用户数据FPACH下行公共该信道用于响应UpPCH的信息，指示移动台在随机接入时调整发送时间和发送功率DwPCH下行公共下行同步导频信道UpPCH上行公共上行同步导频信道DCHDPCH上下行专用用于携带归用户专有的实时和非实时数据，信道配置后由用户独占使用。2.2基带处理流程根据3GPP的相关协议，物理层在收到MAC层递交的数据块后，将依次通过如图2所示的各个模块的数字处理[3]，最终通过射频口发射出去。图2物理信道信号处理流程进入CRC模块的数据以传输块的形式存放，CRC对每个传输块添加{0bit，8bit，12bit，16bit，24bits}的校验位。之后传输块首位相接级联起来，然后根据卷积编码504bit和Turbo编码5114bit的编码长度限制，将级联后的传输块分段，然后送入编码器。编码出来的比特为了保证是TTI的倍数而添加dummybit0~Fi-1个，附加在数据流后面。之后送第一次交织器进行交织。至此，TTI级的处理结束。第一次交织完成后需要将TTI级的数据均分成Fi段，每段分别送入速率匹配模块进行打孔或重复，以使得不同数据大小的数据输入都能够合适地装入到物理信道中去。速率匹配完成后，不同传输信道的10ms数据首尾相接，复用成CCTrCH，然后进行比特扰码和第二次交织。完成以上步骤后，10ms级的处理结束。第二次交织完成后，无线帧将分割成子帧，每个子帧的数据将送入到物理信道映射模块而分配到各个码道上去，本质上也是一种交织的过程。不同物理信道映射后的数据进行整合，分配到绝对码道上去。然后每个5ms的数据进行扩频，之后送入滤波器成型，最后发送到射频端口上去。物理层处理的有一个关键点：传输信道的复用。TD中规定传输信道中承载的每一种业务都只有有限种格式，如某一传输信道只有0*244和1*244这两种组合。那么，不同传输信道复用后的格式组合也只有有限种。我们把每种格式编成一个索引，称为tfci。因此，只要知道了tfci，就能知道当前使用的是哪一种传输格式组合，也就知道了诸如比特数，编码类型，CRC校验比特，TTI长度等一系列的配置参数，从而使当前物理信道的数据比特流能顺流通过各个模块。由各个传输信道的传输格式tf计算得到的tfci和数据一起传输，于是收端在收到数据的同时，通过tfci就能分析出当前数据所采用的传输格式，从而正确地解析出接收到的比特流。3.多核处理芯片的基带实现3.1多核芯片简介该设计采用picoChip公司为满足无线数字信号处理要求而开发的PC102多核芯片。以该芯片作为平台可以开发Layer1的所有数字信号处理和控制功能。该芯片内建322个处理单元，其中包括由高速总线相连的308个处理单元（AE）和14个协处理器。芯片内置8M的SRAM存储空间，芯片之间通过全双工的并行IPI和双向ADI口相连，具有很好的可扩展性。PC102结构见图3。308个处理单元分为三类：CTRL类型，MEM类型和STAN类型。不同类型的指令空间和数据空间不同，而且能支持的指令集也不同。PC102中CTRL只有4个，但指令和内存极大，一般用于实现高层信令解析和参数存取等工作。MEM有64个，主要用于控制分发和一些需要消耗大量指令和内存的模块；STAN最多，也是唯一能做MAC操作的AE，用于实现基本上所有的模块功能，但缺点是指令空间（512byte）和内存空间（256byte）太小。PicoArrayIMCoreIPI/ADIBIPI/ADICIPI/ADIAIPI/ADIDS(D)RAMINTERFACEHOSTINTERFACEMasterSlaveConfigDMAConfigSYNCPLLJTAGDATADATAADDRADDRCLKRUNSTEPHALTSYNCM/SRESET图3PC102结构，内部处理单元之间的总线速率为5.12Gbps[4]。由于芯片支持每个cycle执行最长4条指令的LIW，因此峰值处理速率可以达到197.1GIPS，平均速率可达98.6GIPS。由于308个处理单元中只有240个STAN类型的处理单元可以做乘累加操作，因此乘累加的速率最高可达到38.4GMACPS。3.2系统实现3.2.1结构细分系统实现时基本上每一个功能模块都用一个AE来实现。在TTI和10ms转接处，以及10ms到5ms转接处，通过MMU模块将数据暂存到SRAM中，以完成复用和拼接。除了PICH（3个STAN实现）和FPACH（1个STAN实现）走不同的通道，其余所有业务都通过搭建的通用数据通道。收发端在TTI级、10ms级和5ms级均设置参数分发模块，将来自API的控制参数转发到数据通道，驱动数据通道工作。API一方面解析高层传下来的参数，将控制按存入SRAM中，同时存下高层下来的数据包，另一方面按照每个传输信道包含的CFN，在规定的时刻从SRAM中取出控制参数和数据分别发送到控制模块和数据通道。具体的结构框架设计见图4。DlDataPathCtrlTxTtiTxRfTxSfSDRAMUlDatapathCtrlRxTtiRxRfRxSfAPIdlParamIndulParamIndRadioInterfaceSignallingData图4系统架构设计数据通道由控制驱动，当控制来到后才可以开始接收前面模块的输出数据。由于我们人为地分段，第一次交织后的数据将通过SRAM缓冲，物理信道映射后的数据也将通过SRAM缓冲。由于TD要求的基带码片速率为1.28Mcps，而该芯片的工作频率为160MIPS，因此只要64个cycle能出一个chip，也即送入滤波器的速率设置为1chip/64cycles即可。实现中发现完全能够达到上述的速率要求。RadioInterface功能块包含多个AE，一方面实现波束成型，一方面驱动ADI工作，同时产生本地的帧计数，实现准确定时。3.2.2详细设计根据picoArray芯片的特点，详细设计需要完成的工作有：模块间的接口和相互关系；每个模块内部的详细处理流程。在具体设计时，首先将功能进行细分，确定各个部分完成的功能，尽量做到每个模块的功能相对简单、独立。然后确定每个模块使用的AE的类型、个数；之后评估功能模块的吞吐量是否能够达到要求。本实现中在实现控制功能时基本上使用了MEM类型，而在实现数据通道模块时基本上使用了STAN类型，这样处理的原因是控制模块处理各种比较复杂的关系，代码消耗大，而且要计算各种配置信息并在本地结构体中存储，因此选择MEM类型，而数据通道上的模块功能相对简单，功能相对独立，因此选择STAN类型。还有一个重要的方面是确定各个AE在哪块picoArray板子上实例化。因为我们目前的参考设计使用了两块picoArray，因此规划好每块容纳多少AE以及容纳哪些模块，关系到IPI的通信负担和整体时延。4.结论本文在TD-SCDMA下行数据通道基带信号数字处理基础上，提出了一种用多核处理器芯片来实现数字信号处理的解决方案。实践证明，整个系统设计开发简单，控制灵活，处理速度快，功耗小，可扩展性强。不仅支持TD-SCDMA中的12.2k话音业务，而且对协议规定的64k，144k和384k高速数据业务也能很好地支持，能够很好的适应高速率多媒体业务的发展。从开发的过程也可以发现，在picoChip芯片平台上使用picoTools工具链开发也是非常容易的，可以大大缩短商业化的时间。参考文献[1]李小文，李贵勇，陈贤亮