计算机组成原理第三章课件(白中英编-科学出版社)

第3章存储系统3.1存储器概述3.2SRAM存储器3.3DRAM存储器3.4只读存储器和闪速存储器3.5并行存储器3.6Cache存储器3.7虚拟存储器3.1存储器概述存储器的两大功能：1、存储（写入Write）2、取出（读出Read）三项基本要求：1、大容量2、高速度3、低成本3.1存储器概述概念1、基本存储单元：存储一位（bit）二进制代码的存储元件称为基本存储单元（或存储元）2、存储单元：主存中最小可编址的单位，是CPU对主存可访问操作的最小单位。3、存储器：多个存储单元按一定规则组成一个整体。3.1.1存储器的分类1.按存储介质分类2.按存取方式分类3.按存储器的读写功能分类4.按信息的可保存性分类5.按在计算机系统中的作用分类3.1.1存储器分类半导体存储器：用半导体器件组成的存储器磁表面存储器：用磁性材料做成的存储器★按存储介质分★按存储方式分随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关★按存储器的读写功能分：ROM，RAM★按信息的可保存性分：非永久记忆，永久记忆★按在计算机系统中的作用分：主存、辅存、高速缓存、控制存储器计算机组成原理63.1.2存储器的分级结构1、目前存储器的特点是：•速度快的存储器价格贵，容量小；•价格低的存储器速度慢，容量大。在计算机存储器体系结构设计时，我们希望存储器系统的性能高、价格低，那么在存储器系统设计时，应当在存储器容量，速度和价格方面的因素作折中考虑，建立了分层次的存储器体系结构如下图所示。计算机组成原理73.1.2存储器分级结构2、分级结构高速缓冲存储器简称cache，它是计算机系统中的一个高速小容量半导体存储器。主存储器简称主存，是计算机系统的主要存储器，用来存放计算机运行期间的大量程序和数据。外存储器简称外存，它是大容量辅助存储器。计算机组成原理83.1.2存储器分级结构分层存储器系统之间的连接关系寄存器微处理器内部的存储单元高速缓存（Cache）完全用硬件实现主存储器的速度提高主存储器存放当前运行程序和数据，采用半导体存储器构成辅助存储器磁记录或光记录方式磁盘或光盘形式存放可读可写或只读内容以外设方式连接和访问计算机组成原理10字存储单元：存放一个机器字的存储单元，相应的单元地址叫字地址。字节存储单元：存放一个字节的单元，相应的地址称为字节地址。存储容量：指一个存储器中可以容纳的存储单元总数。存储容量越大，能存储的信息就越多。•存储容量以210＝1024规律表达KB，MB，GB和TB•厂商常以103＝1000规律表达KB，MB，GB和TB3.1.3主存储器的技术指标计算机组成原理113.1.3主存储器的技术指标存取时间又称存储器访问时间：指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间。通常取写操作时间等于读操作时间，故称为存储器存取时间。存储周期：指连续启动两次读操作所需间隔的最小时间。通常，存储周期略大于存取时间，其时间单位为ns。存储器带宽：单位时间里存储器所存取的信息量，通常以位/秒或字节/秒做度量单位。计算机组成原理123.2SRAM存储器•3.2.1基本的静态存储元阵列3.2.2基本的SRAM逻辑结构3.2.3读/写周期波形图•主存（内部存储器）是半导体存储器。根据信息存储的机理不同可以分为两类：•静态读写存储器(SRAM)：存取速度快•动态读写存储器(DRAM)：存储容量大。计算机组成原理133.2随机读写存储器SRAM（静态RAM：StaticRAM）•以触发器为基本存储单元•不需要额外的刷新电路•速度快，但集成度低，功耗和价格较高DRAM（动态RAM：DynamicRAM）•以单个MOS管为基本存储单元•要不断进行刷新（Refresh）操作•集成度高、价格低、功耗小，但速度较SRAM慢计算机组成原理143.2SRAM存储器一、基本的静态存储元阵列1、存储位元N(=1/4/8/16/32)个存储元组成一个存储单元2、三组信号线•地址线•数据线•行线•列线•控制线计算机组成原理15计算机组成原理163.2.1SRAM存储器N(=1/4/8/16/32)个存储元组成一个存储单元存储器芯片的大量存储单元构成存储体存储器芯片结构：存储单元数×每个存储单元的数据位数＝2M×N＝芯片的存储容量M＝芯片地址线的个数N＝数据线的个数举例存储结构2K×816K位存储容量11个地址引脚8个数据引脚计算机组成原理173.2SRAM存储器二、基本的SRAM逻辑结构SRAM芯大多采用双译码方式，以便组织更大的存储容量。采用了二级译码：将地址分成x向、y向两部分如图所示。图为存储容量32K×8位的SRAM逻辑结构图。计算机组成原理183.2SRAM存储器存储体（256×128×8）•通常把各个字的同一位集成在一个芯片（32K×1）中，32K位排成256×128的矩阵。8个片子就可以构成32KB。地址译码器•采用双译码的方式（减少选择线的数目）。•A0~A7为行地址译码线•A8~A14为列地址译码线计算机组成原理193.2SRAM存储器读与写的互锁逻辑控制信号中CS是片选信号，CS有效时（低电平），门G1、G2均被打开。OE为读出使能信号，OE有效时（低电平），门G2开启，当写命令WE=1时（高电平），门G1关闭，存储器进行读操作。写操作时，WE=0，门G1开启，门G2关闭。注意，门G1和G2是互锁的，一个开启时另一个必定关闭，这样保证了读时不写，写时不读。计算机组成原理203.2SRAM存储器三、存储器的读写周期读周期•读出时间Taq•读周期时间Trc写周期•写周期时间Twc•写时间twd存取周期读周期时间Trc=写时间twc计算机组成原理21例1P70：图3.5(a)是SRA的写入时序图。其中R/W是读/写命令控制线，当R/W线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出图3.5(a)写入时序中的错误，并画出正确的写入时序图。计算机组成原理223.3DRAM存储器•3.3.1DRAM存储位元的记忆原理3.3.2DRAM芯片的逻辑结构3.3.3读/写周期、刷新周期3.3.4存储器容量的扩充3.3.5高级的DRAM结构3.3.6DRAM主存读/写的正确性校验计算机组成原理233.3DRAM存储器一、DRAM存储位元的记忆原理SRAM存储器的存储位元是一个触发器，它具有两个稳定的状态。而DRAM存储器的存储位元是由一个MOS晶体管和电容器组成的记忆电路，如图3.6所示。计算机组成原理243.3DRAM存储器1、MOS管做为开关使用，而所存储的信息1或0则是由电容器上的电荷量来体现——当电容器充满电荷时，代表存储了1，当电容器放电没有电荷时，代表存储了0。计算机组成原理253.3DRAM存储器2、图(a)表示写1到存储位元。此时输出缓冲器关闭、刷新缓冲器关闭，输入缓冲器打开（R/W为低），输入数据DIN=1送到存储元位线上，而行选线为高，打开MOS管，于是位线上的高电平给电容器充电，表示存储了1。计算机组成原理263.3DRAM存储器3、图(b)表示写0到存储位元。此时输出缓冲器和刷新缓冲器关闭，输入缓冲器打开，输入数据DIN=0送到存储元位线上；行选线为高，打开MOS管，于是电容上的电荷通过MOS管和位线放电，表示存储了0。计算机组成原理273.3DRAM存储器4、图(c)表示从存储位元读出1。输入缓冲器和刷新缓冲器关闭，输出缓冲器/读放打开（R/W为高）。行选线为高，打开MOS管，电容上所存储的1送到位线上，通过输出缓冲器/读出放大器发送到DOUT,即DOUT=1。计算机组成原理283.3DRAM存储器5、图(d)表示(c)读出1后存储位元重写1。由于(c)中读出1是破坏性读出，必须恢复存储位元中原存的1。此时输入缓冲器关闭，刷新缓冲器打开，输出缓冲器/读放打开，DOUT=1经刷新缓冲器送到位线上，再经MOS管写到电容上。注意，输入缓冲器与输出缓冲器总是互锁的。这是因为读操作和写操作是互斥的，不会同时发生。计算机组成原理293.3DRAM存储器二、DRAM芯片的逻辑结构下面我们通过一个例子来看一下动态存储器的逻辑结构如图。图3.7(a)示出1M×4位DRAM芯片的管脚图，其中有两个电源脚、两个地线脚，为了对称，还有一个空脚（NC）。图3.7(b)是该芯片的逻辑结构图。与SRAM不同的是：（1）增加了行地址锁存器和列地址锁存器。（2）增加了刷新计数器和相应的控制电路。计算机组成原理303.3DRAM存储器计算机组成原理313.3DRAM存储器三、读/写周期读周期、写周期的定义是从行选通信号RAS下降沿开始，到下一个RAS信号的下降沿为止的时间，也就是连续两个读周期的时间间隔。通常为控制方便，读周期和写周期时间相等。计算机组成原理323.3DRAM存储器计算机组成原理333.3DRAM存储器四、刷新周期刷新周期：DRAM存储位元是基于电容器上的电荷量存储，平时无电源供电，时间一长电容电荷会泻放，需定期向电容补充电荷，以保持信息不变。因此必须定期地刷新（即定期向电容补充电荷），以保持它们原来记忆的正确信息。刷新操作有两种刷新方式：计算机组成原理34•集中式刷新:DRAM的所有行在每一个刷新周期中都被刷新。•例如刷新周期为8ms的内存来说，所有行的集中式刷新必须每隔8ms进行一次。为此将8ms时间分为两部分：前一段时间进行正常的读/写操作，后一段时间（8ms至正常读/写周期时间）做为集中刷新操作时间。•分散式刷新:每一行的刷新插入到正常的读/写周期之中。•例如p72图3.7所示的DRAM有1024行，如果刷新周期为8ms，则每一行必须每隔8ms÷1024=7.8us进行一次。计算机组成原理353.3DRAM存储器五、存储器容量的扩充1、字长位数扩展给定的芯片字长位数较短，不满足设计要求的存储器字长，此时需要用多片给定芯片扩展字长位数。三组信号线中，地址线和控制线公用而数据线单独分开连接。d=设计要求的存储器容量/选择芯片存储器容量[例2]利用1M×4位的SRAM芯片，设计一个存储容量为1M×8位的SRAM存储器。解：所需芯片数量=(1M×8)/(1M×4)=2片计算机组成原理363.3DRAM存储器2、字存储容量扩展给定的芯片存储容量较小（字数少），不满足设计要求的总存储容量，此时需要用多片给定芯片来扩展字数。三组信号组中给定芯片的地址总线和数据总线公用，控制总线中R/W公用，使能端EN不能公用，它由地址总线的高位段译码来决定片选信号。所需芯片数仍由（d=设计要求的存储器容量/选择芯片存储器容量）决定。[例3]利用1M×8位的DRAM芯片设计2M×8位的DRAM存储器解：所需芯片数d=（2M×8）/（1M×8）=2(片)计算机组成原理373.3DRAM存储器3、存储器模块条存储器通常以插槽用模块条形式供应市场。这种模块条常称为内存条，它们是在一个条状形的小印制电路板上，用一定数量的存储器芯片，组成一个存储容量固定的存储模块。如图所示。内存条有30脚、72脚、100脚、144脚、168脚等多种形式。•30脚内存条设计成8位数据线，存储容量从256KB～32MB。•72脚内存条设计成32位数据总线•100脚以上内存条既用于32位数据总线又用于64位数据总线，存储容量从4MB～512MB。计算机组成原理38设有一个具有20位地址和32位字长的存储器，问：1、该存储器能存储多少个字节的信息？2、如果存储器由512K×8位SRAM芯片组成，需要多少片？3、需要多少为地址作为芯片选择?计算机组成原理39已知64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问：1、若每个内存条为16M×64位，共需要几根内存条？2、每个内存条共有多少DRAM芯片？