《巴黎圣母院》名著导读

Part1超大规模集成电路设计基础Chap2CMOS工艺与器件Part1超大规模集成电路设计导论Chap2CMOS工艺与器件Chap3逻辑门单元电路Chap4组合逻辑电路Chap5时序逻辑电路Chap6功能块与子系统CMOS工艺与器件CMOS的概念CMOS制造工艺MOS管的电性能连线CMOS器件的版图设计半导体及其导电能力半导体IV族元素（比如硅），最外层4个价电子，通过共价键形成晶体，处于稳定结构，很难电离或俘获电子一般材料纯度在99.9％已认为很高了，有0.1％的杂质不会影响物质的性质。但是，半导体材料的导电能力随所含的微量杂质而发生显著变化纯净的硅在室温下：＝21400Ω·cm如果在硅中掺入杂质磷原子，使硅的纯度仍保持为99.9999％，则其电阻率变为：＝0.2Ω·cm可利用这一性质，通过掺杂质的多少来控制硅的导电能力半导体的导电能力随光照而发生显著变化随外加电场、磁场作用而发生变化P型和N型半导体导电？两种载流子：带负电荷的电子带正电荷的空穴本征半导体：纯净硅P型半导体掺杂III族元素（如磷P），多数载流子是空穴N型半导体掺杂V族元素（如硼B），多数载流子是电子MOS管n-typeMOStransistor(NMOS管)物理结构示意图电极:栅极G(Gate)、源极S(Source)、漏极D(Drain)衬底P(Substrate)Gaten+n+p-衬底D+S-GBVGS+-耗尽区n-沟道NMOS管的结构剖面示意图NMOS管衬底掺杂成为P型半导体，n+表示重度掺杂成为N型半导体（称扩散区）。在栅与衬底之间电场作用下，栅下面的衬底表面多数载流子空穴受排斥而减少，当空穴基本被赶走时，在衬底表面形成耗尽层。当电场进一步增强时，不仅空穴被赶走，电子也被吸引到衬底表面，从而使P型半导体的表面层变成电子占多数的N型层（反型层），使得源、漏、反型层形成一体的N型区。而反型层也就是“沟道”。PMOS管类似（衬底掺杂成为n型半导体）MOS管SOURCEDRAINGATECONDUCTORINSULATORP-DOPEDSEMICONDUCTORSUBSTRATEnnDRAINGATECONDUCTORINSULATORN-DOPEDSEMICONDUCTORSUBSTRATEppSOURCEDRAINSOURCEGATESUBSTRATEDRAINSOURCEGATESUBSTRATENMOSPMOSsymbolsymbolMOS管的物理结构示意图及其符号MetalPolysiliconOxiden-diffusionp-diffusionp-substraten-substrateDepletionMOS管的结构剖面示意图SourceGateDrainPNMOSSourceGateDrainnPMOSCMOSCMOS：ComplementaryMOSCMOSInventor:themostsimpleCMOScircuitaout+CMOSCMOScircuit：havecomplementarypullup(p-type)andpulldown(n-type)networksVDDpullupnetworkpulldownnetworkVSSoutinputsaout+p-welln-wellpolypolyn+n+p+p+metal1metal1viasCMOS如何制造CMOS？双阱制造工艺单阱（N阱）制造工艺CMOS工艺与器件CMOS的概念CMOS制造工艺MOS管的电性能连线CMOS器件的版图设计CMOS工艺(双阱)步骤示意CMOSProcesssteps(1)Firstplacewellstoprovideproperly-dopedsubstrateforn-type,p-typeMOS:p-well＝前面所提的nmos管的p-衬底，可在在上面形成nmosn-well＝前面所提的pmos管的n-衬底，可在在上面形成pmosp-welln-wellsubstrateCMOS工艺(双阱)步骤示意CMOSProcesssteps(2)Patternpolysiliconbeforediffusionregionsp-welln-wellpolypolygateoxideCMOS工艺(双阱)步骤示意CMOSProcesssteps(3)Adddiffusions,Self-alignedp-welln-wellpolypolyn+n+p+p+CMOS工艺(双阱)步骤示意CMOSProcesssteps(4)Startaddingmetallayers（matal1,metal2…）p-welln-wellpolypolyn+n+p+p+metal1metal1vias制造：制版与光刻（1）CMOSDevice/IC制造包括制版和光刻两部分，完成从Layout到Mask到Device的过程★制版：将芯片设计版图（Layout）图形转换成掩膜图形（Mask）★光刻：将Mask转移到半导体晶圆（Wafer）上，制造成Device/IC刚才的Process讲的是如何从Mask到DeviceonWafer的光刻的工艺过程制造：制版与光刻（2）制版：将设计得到的芯片版图（Layout）图形转换成掩膜（Mask）图形wL光刻：将掩膜（Mask）转移到半导体晶圆（Wafer）上，成为Device/ICwLLayoutMaskDevice/IC光刻系统光源(UV,DUV,EUV)孔径（圆形，环形，四极形）聚光透镜掩模（二相，移相）孔径投影透镜硅片上附光刻胶MaskWaferCMOS工艺(N阱)详细制造步骤(1)n-well掩膜版：为N阱掩膜，用以限定N阱区面积和位置制造步骤：用该版制造N阱注：N阱用于制作PMOS管（而NMOS管在原基片衬底上制作）n-welln-wellmaskp-substraten-welln+离子mask俯视图mask剖面图CMOS工艺(N阱)详细制造步骤(2)active掩膜版：为薄氧化层区掩膜，用以确定薄氧化层区的面积和位置。该区域覆盖了所有PMOS和NMOS管的源、漏和栅的制作区域，故该版又称为有源区版（active版）制造步骤：用该版完成薄氧化层（栅氧化层）的生长p-substraten-wellactiveNitride:Si3N4Oxide:SiO2activemaskmask俯视图mask剖面图CMOS工艺(N阱)详细制造步骤(2)activemask（负胶）activep-substraten-well制造步骤：用active掩膜版（负胶），完成场氧层生长mask俯视图mask剖面图CMOS工艺(N阱)详细制造步骤(3)poly掩膜版：多晶图形掩膜，用于制作多晶硅栅极以及形成电路结构的多晶硅连线和电阻制造步骤：在已经生长完成的栅氧化层上完成所需多晶硅图形p-substraten-wellpolysiliconpolymaskmask俯视图mask剖面图CMOS工艺(N阱)详细制造步骤(4)n+掩膜版：n+掺杂区掩膜制造步骤：进行n+离子（磷或砷）注入掺杂和扩散推进，形成n扩散区（diffusion）。这里实际上是用有源区（active）作为掺杂离子注入的掩膜，由于此时是在多晶硅栅完成后，离子被多晶硅栅阻挡，不会进入栅下的硅表面，因此形成NMOS的源、漏区，而且其边缘与硅栅边缘对齐（可能有一定的overlap），硅栅起到了自对准的作用，称硅栅自对准n+n+p-substraten-welln+maskn+maskn+离子CMOS工艺(N阱)详细制造步骤(5)p+掩膜版：p+掺杂区掩膜制造步骤：进行p+离子（硼）注入掺杂和扩散推进，形成p扩散区（diffusion）同样，这里实际上也是用有源区（active）作为掺杂离子注入的掩膜，通过硅栅自对准，形成PMOS的漏、源n+n+p-substraten-wellp+p+p+maskp+maskp+离子CMOS工艺(N阱)详细制造步骤(6)contact掩膜版：接触孔掩膜。用以确定欧姆接触的大小和位置，即对薄氧化层区刻出实现欧姆接触的引线孔制造步骤：先用该版从P管引出的P+区接触孔、从N管引出的N+区接触孔，再生长一层SiO2氧化膜，然后再用该版对这层新生长的氧化膜刻出实现欧姆接触的引线孔n+n+p-substraten-wellp+p+contactmaskcontactmaskCMOS工艺(N阱)详细制造步骤(7)metal1掩膜版：金属图形（接触孔和连线）掩膜，用以确定第一层金属需引出的接触孔和同层金属布线互连的位置和形状制造步骤：在上一版的接触孔光刻之后，硅片表面用CVD法沉积一层金属膜，用该版刻下所需要的金属膜，实现第一层金属的接触孔引出和同层金属布线互连n+n+p-substraten-wellp+p+metalmaskmetalmaskN阱CMOS工艺详细制造步骤(8)到上一步为止，已完成了1层金属（连线），算上那层多晶（连线），我们称之为1P1M。但由于电路的复杂性，仅靠这两层连线的不够的，所以有了1P2M、1P3M…1P6M、1P8M等工艺。因此，接下来制造步骤就是以下两层掩膜版/两步骤的重复：via12掩膜版：第一层金属和第二层金属的连接孔掩膜。用以确定其大小和位置，刻出两层金属连接点的连接孔制造步骤：先生长一层SiO2氧化膜，再用该版对这层新生长的氧化膜刻出两层金属连接点的连接孔metal2掩膜版：第二层金属图形（连接孔和连线）掩膜，用以第二层金属需引出的连接孔和同层金属布线互连的位置和形状制造步骤：在硅片表面用CVD法沉积一层金属膜，用该版刻下所需要的金属膜，实现金属层欧姆引出和互连via23/metal3……p-阱栅n+n+金属1金属2ViaContactN阱CMOS工艺详细制造步骤(8)上一页的图示N阱CMOS工艺详细制造步骤(9)Passivation掩模版：钝化层光刻掩膜。它是最后一步，确定应暴露的压焊区或内设测试点接触区的位置和大小完成金属互连之后，为免受以后杂质侵入和损伤，要进行芯片表面钝化，沉积一层钝化膜（如Si3N4或磷硅玻璃、聚烯亚胺等）覆盖整个表面，但压焊区及内设测试点需要刻去钝化层备用。aCMOSInverter：剖面图及版图（俯视图）N-wellprocessVDDout(a)(b)inoutVDDVssp+p+n+n-wellp-substrate(c)p+n+n+p-substraten-wellp+(d)contactcutpolysilliconmetalgateoxidefieldoxiden+p+p+n+n+n-wellp-substratep+n+VDDCONTACTVssCONTACTVDDVss(a)outVDDVssin(b)N-wellprocesswithsubstratecontactPMOS衬底接电源、NMOS衬底接地aCMOSInverter：剖面图及版图（俯视图）Twin-wellprocessn+n+n+p+p+p+p-transistorn-transistorn-wellp-wellepitaxiallayerVDDcontactVSScontactn+substrate(b)(a)VDDVSSinoutCMOS工艺与器件CMOS的概念CMOS制造工艺MOS管的电性能连线MOS/CMOS器件的版图设计MOS管的电性能MOSFET的电流－电压关系MOSFET的寄生参数MOSFET的电路仿真MOSFET的栅极栅的基本结构是平板电容Gatecapacitancehelpsdeterminechargeinchannelwhichformsinversionregion栅衬底SiO2xoxVg+-电压与沟道（1）栅漏源电流IdVdsVgs–Vt即Vgd=Vgs-VdsVt栅漏源电流Id栅漏源Idn+n+p-衬底D+S-GBVGS+-耗尽区n-沟道dgsV