QuartusII设计向导

EDA技术及其应用第3章QuartusII设计向导软件下载地址（康草科技下载中心）：原理图输入设计方法的特点◇进行几乎任意层次的数字系统设计。◇对系统中的任一层次，或任一元件的功能进行精确的时序仿真，精度达0.1ns。◇通过时序仿真，迅速定位电路系统的错误，并随时纠正。◇对设计方案进行随时更改，并储存设计过程中所有的电路和测试文件入档。◇通过编译和下载，在FPGA上对设计项目随时进行硬件测试验证。◇如果使用FPGA和配置编程方式，将不会有器件损坏和损耗的问题。◇符合现代电子设计技术规范。QuartusII3.2原理图输入方式设计初步3.2.1建立工作库文件夹和编辑设计文件（1）新建一个文件夹。（2）建立原理图源文件编辑窗。图2-1选择编辑文件类型3.2原理图输入方式设计初步（3）编辑构建电路图。图2-2打开原理图编辑窗2.2原理图输入方式设计初步（3）编辑构建电路图。图2-3调入需要的宏功能元件（Symbol）3.2原理图输入方式设计初步（3）编辑构建电路图。图2-4两位十进制计数器电路图3.2原理图输入方式设计初步（4）文件存盘。选择File→SaveAs命令，找到已设立的文件夹路径为d:\MY_PROJECT，存盘文件名为cnt10.bdf。若出现问句“Doyouwanttocreate…”时，若单击“是”按钮，则直接进入创建工程流程。若单击“否”按钮，可按以下的方法进入创建工程流程。3.2原理图输入方式设计初步2.2.2创建工程（1）打开建立新工程管理窗。图2-5利用“NewPrejectWizard”创建工程cnt103.2原理图输入方式设计初步（2）将设计文件加入工程中。图2-6将所有相关的文件都加入进此工程3.2原理图输入方式设计初步（3）选择目标芯片。图2-7选择目标器件EP2C8Q208C83.2原理图输入方式设计初步（4）工具设置。图2-8CNT10工程管理窗（5）结束设置。3.2原理图输入方式设计初步3.2.3功能分析图2-974390的真值表3.2原理图输入方式设计初步3.2.4编译前设置图2-10选择目标器件EP2C8Q208C8（1）选择FPGA目标芯片。3.2原理图输入方式设计初步3.2.4编译前设置图2-11选择配置器件的工作方式（2）选择配置器件的工作方式。3.2原理图输入方式设计初步3.2.4编译前设置图2-12选择配置器件型号和压缩方式（3）选择配置器件和编程方式。3.2原理图输入方式设计初步3.2.4编译前设置图2-12选择配置器件型号和压缩方式（4）选择输出设置。（5）选择目标器件闲置引脚的状态。3.2原理图输入方式设计初步3.2.5全程编译图2-13全程编译后出现报错信息3.2原理图输入方式设计初步3.2.6功能测试图2-14选择编辑矢量波形文件（1）打开波形编辑器。3.2原理图输入方式设计初步3.2.6功能测试图2-15波形编辑器（1）打开波形编辑器。3.2原理图输入方式设计初步3.2.6功能测试图2-16设置仿真时间长度（2）设置仿真时间区域。3.2原理图输入方式设计初步3.2.6功能测试图2-17vwf激励波形文件存盘（3）波形文件存盘。3.2原理图输入方式设计初步3.2.6功能测试图2-18向波形编辑器拖入信号节点（4）将工程cnt10的端口信号名选入波形编辑器中。3.2原理图输入方式设计初步3.2.6功能测试图2-19准备给CLK设置时钟（5）编辑输入波形（输入激励信号）。图2-20为CLK设置周期3.2原理图输入方式设计初步3.2.6功能测试图2-21为q设置数制（6）总线数据格式设置。3.2原理图输入方式设计初步3.2.6功能测试图2-22设置好的激励波形图（6）总线数据格式设置。3.2原理图输入方式设计初步3.2.6功能测试图2-23选择仿真约束和控制（7）仿真器参数设置。3.2原理图输入方式设计初步3.2.6功能测试图2-24仿真波形输出（8）启动仿真器。（9）观察仿真结果。3.3引脚设置和下载3.3.1引脚锁定图2-25AssignmentEditor编辑器按键电路LED电路3.3引脚设置和下载3.3.1引脚锁定图2-26表格式引脚锁定对话框3.3引脚设置和下载3.3.1引脚锁定图2-27图形式引脚锁定对话框3.3引脚设置和下载3.3.2配置文件下载图2-28选择编程下载文件和下载模式（1）打开编程窗和配置文件。3.3引脚设置和下载3.3.2配置文件下载图2-29加入编程下载方式（2）设置编程器。3.3引脚设置和下载3.3.2配置文件下载图2-30双击选中的编程方式名（2）设置编程器。（3）硬件测试。3.3引脚设置和下载3.3.3AS模式直接编程配置器件图2-31ByteBlasterII接口AS模式编程窗口1．选择编程模式和编程目标文件2．选择接插模式3．AS模式编程下载3.3引脚设置和下载3.3.4JTAG间接模式编程配置器件图2-32选择目标器件EP2C81．将SOF文件转化为JTAG间接配置文件3.3引脚设置和下载3.3.4JTAG间接模式编程配置器件图2-33选定SOF文件后，选择文件压缩1．将SOF文件转化为JTAG间接配置文件3.3引脚设置和下载3.3.4JTAG间接模式编程配置器件图2-34用JTAG模式对配置器件EPCS1进行间接编程2．下载JTAG间接配置文件3.3引脚设置和下载3.3.5USBBlaster编程配置器件使用方法图2-35安装USB驱动程序3.3引脚设置和下载3.3.5USBBlaster编程配置器件使用方法图2-36设置JTAG硬件功能作业:上机练习:数字电路实验讲义上的实验一、实验二、实验三、实验四要求：用抓图软件将你录入的原理图、仿真波形抓下来，放在WORD文档里面。并对仿真的波形进行简要分析。文件格式：学号_姓名_项目名称，如200808054001_郑忠红_实验1，注意是下划线。最后发给学习委员，由学习委员收齐打包压缩后统一发给我。abcdegGNDfdpGNDabcefgd·dpabcdefgdpdpgfedcba＋5V（a）（b）74LS47（共阳）74LS48（共阴）用数码管显示上面的两位十进制计数结果，电路该如何设计？共阳思考？1、题目：数字钟逻辑电路设计2、设计要求：I．设计一个具有时,分,秒得十进制数字显示得计时器。II．时计数电路要求采用二十四进制，从00开始计到23后在回到00。要求用74LS系列小规模集成器件实现。利用所学知识，设计数字时钟。作业：计数器：7490，7492，74161显示显示显示译码译码译码时计数分计数秒计数校时控制秒脉冲发生器数字时钟结构图上的信号名引脚号结构图上的信号名引脚号结构图上的信号名引脚号结构图上的信号名引脚号PIO0233PIO1916PIO38159PIO67217PIO1234PIO2017PIO39160PIO68180PIO2235PIO2118PIO40161PIO69181PIO3236PIO2219PIO41162PIO70182PIO4237PIO2320PIO42163PIO71183PIO5238PIO2421PIO43164PIO72184PIO6239PIO2541PIO44165PIO73185PIO7240PIO26128PIO45166PIO74186PIO81PIO27132PIO46167PIO75187PIO92PIO28133PIO47168PIO76216PIO103PIO29134PIO48169PIO77215PIO114PIO30135PIO49173PIO78188PIO126PIO31136PIO60226PIO79195PIO137PIO32137PIO61225SPEAKER174PIO148PIO33138PIO62224CLOCK028PIO1512PIO34139PIO63223CLOCK2153PIO1613PIO35140PIO64222CLOCK5152PIO1714PIO36141PIO65219CLOCK929PIO1815PIO37158PIO66218GW48PK2系统结构图信号/与芯片引脚对照表3.4层次化设计3.4.18位十进制计数器的设计图2-37将原理图设计生成一个底层的单独元件（Symbol）1.构建元件符号3.4层次化设计3.4.18位十进制计数器的设计图2-38从当前工程路径中调入元件CNT102.构建顶层文件2.4层次化设计2.4.18位十进制计数器的设计图2-39两位十进制频率计顶层设计原理图文件2.构建顶层文件3.4层次化设计图2-39两位十进制频率计顶层设计原理图文件3.功能分析图2-4174374真值表3.4层次化设计3.4.18位十进制计数器的设计图2-42图2-39的仿真激励波形图，或称矢量波形文件4.全程编译5.时序仿真3.4层次化设计图2-43图2-39的仿真波形图（enb不同脉宽）图2-44图2-39的仿真波形图（enb相同脉宽）3.4层次化设计3.4.2硬件测试与实验图2-45将引脚nCEO设定为I/O口3.58位十进制频率计设计3.5.1时序控制器设计图2-46频率计测频时序控制器电路2.58位十进制频率计设计2.5.1时序控制器设计图2-4874154真值表图2-477493真值表3.58位十进制频率计设计3.5.1时序控制器设计图2-49图2-46电路的仿真波形2.58位十进制频率计设计3.5.2顶层电路设计与测试图2-50测频时序控制电路图5-54频率计顶层电路原理图3.58位十进制频率计设计3.5.2顶层电路设计与测试图2-51测频时序控制电路工作波形图5-55频率计工作时序波形习题3-1.归纳利用QuartusII进行原理图输入设计的流程。3-2.参考QuartusII的Help，详细说明Assignments菜单中Settings对话框的功能。（1）说明其中的TimingRequirements&Qptions的功能、使用方法和检测途径。（2）说明其中的CompilationProcess的功能和使用方法。（3）说明Analysis&SynthesisSetting的功能和使用方法，以及其中的SynthesisNetlistOptimization的功能和使用方法。（4）说明FitterSettings中的DesignAssistant和Simulator功能，举例说明它们的使用方法。3-3.概述Assignments菜单中AssignmentEditor的功能，举例说明。3-4.传统数字电路实验中，常用插导线的方法连接元件电路。根据已掌握的知识试说明，此种设计方法对系统的正常运行有何不利，为什么？习题3-5.时序仿真和功能仿真有何异同点？3-6.建立时序仿真中VWF文件的激励波形有何需要注意之处？3-7.为什么要FPGA配置器件？对专用配置器件EPCS1，有几种编程方法？如何进行？3-8.如何构建一个多层次设计工程？3-9.在什么情况下必须对设计锁定引脚？锁定引脚有几种方法？如何完成？3-10.详细说明图3-43中各信号波形的功能，并说明，如果没有CLR信号，enb第4个高电平脉冲后，Q等于几？。说明图2-50所示的频率计中的CLR控制信号有何作用。3-11.提出两个新方案，取代图2-46电路的功能（注，输出波形不一定与图3-49相同，但必须能用于图2-50的频率计的正确控制）3-12.提出一个新方案，取代图2-4的功能。3-13．基于QuartusII设计平台，用74148和与非门实现8421BCD优先编码器（止于时序仿真）。习题3-14．基于QuartusII设计平台，用3片74139组成一个5-24线译码器（止于时序仿真）。3-15．基于QuartusII设计平台，用74283加法器和逻辑门设计实现一位8421BCD码加法器电路，输入输出均是BCD码，CI为低位的进位信号，CO为高位的进位信号，输入为两个1位十进制数A，输出用S表示（止于时序