ADS信号完整性与电源完整性的仿真分析与设计

信号完整性与电源完整性的仿真分析与设计李荔博士[e-mail]安捷伦科技1简介信号完整性是指信号在通过一定距离的传输路径后在特定接收端口相对指定发送端口信号的还原程度。在讨论信号完整性设计性能时，如指定不同的收发参考端口，则对信号还原程度会用不同的指标来描述。通常指定的收发参考端口是发送芯片输出处及接收芯片输入处的波形可测点，此时对信号还原程度主要依靠上升/下降及保持时间等指标来进行描述。而如果指定的参考收发端口是在信道编码器输入端及解码器输出端时，对信号还原程度的描述将会依靠误码率来描述。电源完整性是指系统供电电源在经过一定的传输网络后在指定器件端口相对该器件对工作电源要求的符合程度。同样，对于同一系统中同一个器件的正常工作条件而言，如果指定的端口不同，其工作电源要求也不同（在随后的例子中将会直观地看到这一点）。通常指定的器件参考端口是芯片电源及地连接引脚处的可测点，此时该芯片的产品手册应给出该端口处的相应指标，常用纹波大小或者电压昀大偏离范围来表征。图一是一个典型背板信号传输的系统示意图。本文中“系统”一词包含信号传输所需的所有相关硬件及软件，包括芯片、封装与PCB板的物理结构，电源及电源传输网络，所有相关电路实现以及信号通信所需的协议等。从设计目的而言，需要硬件提供可制作的支撑及电信号有源/无源互联结构；需要软件提供信号传递的传输协议以及数据内容。图1背板信号传输的系统示意图在本文的以下内容中，将会看到由于这些支撑与互联结构对电信号的传输呈现出一定的频率选择性衰减，从而会使设计者产生对信号完整性及电源完整性的担忧。而不同传输协议及不同数据内容的表达方式对相同传输环境具备不同适应能力，使得设计者需要进一步根据实际的传输环境来选择或优化可行的传输协议及数据内容表达方式。为描述方便起见以下用“完整性设计与分析”来指代“信号完整性与电源完整性设计与分析”。2版图完整性问题、分析与设计上述背板系统中的硬件支撑及无源互联结构基本上都在一种层叠平板结构上实现。这种层叠平板结构可以由三类元素组成：正片结构、负片结构及通孔。正片结构是指该层上的走线大多为不同逻辑连接的信号线或离散的电源线，由于在制版光刻中所有的走线都会以相同图形的方式出现，所以被称为正片结构，有时也被称为信号层；负片结构则是指该层上基本上是相同逻辑连接的一个或少数几个连接（通常是电源连接或地连接），通常会以大面积敷铜的方式来实现，此时光刻工艺中用相反图形来表征更加容易，所以被称为负片结构，有时也称为平面层（细分为电源平面层和地平面层）；而通孔用来进行不同层之间的物理连接。目前的制造工艺中，无论是芯片、封装以及PCB板大多都是在类似结构上实现。封装子卡子卡转接器背板PCB导线封装导线芯片封装芯片输出输入1001010…过孔1001010…10203040050-0.50.00.51.01.5-1.02.0time,nsecVcore,V10203040050-0.50.00.51.01.5-1.02.0time,nsecVout,V图2层叠结构示意图版图完整性设计的目标在于能提供给系统足够好的信号通路以及电源传递网络。但实际的物理连接并不是理想的，以上述经由过孔的导线为例，在高频时表现出较明显的衰减。平面层信号层过孔(a)版图(b)版图所对应的层叠结构0.51.01.52.02.50.03.0-0.6-0.4-0.2-0.80.0FrequencyMag.[dB]S21图3互联结构在高频激励时的表现示意图电流密度分布的显示对于版图完整性设计与分析有着重要的意义。因为通过电流密度的显示可以直观得观察到信号的寄生耦合位置以及强度，从而帮助版图调试者有针对性地采取耦合或解耦方案。以上结果以矩量法仿真得到。对于信号完整性而言，首要任务是保证信号通路在一定负载情况下呈现良好的匹配状况；同时避免不期望的寄生耦合改变已设计好的匹配状况。利用电磁场仿真不但可以准确得计算实际版图结构中信号通路的匹配状况，同时也可以计算信号通路周围结构带来的寄生耦合（如果周围是信号线则通常被称为串扰），其强度可以直接表征为周围走线或平面上感应所产生的电流密度，从而可以帮助优化版图结构。注：上图是图二结构在3GHz激励下顶层导线电流密度的分布状况。从左图中可以看出高频下电流在导线上的传输呈现出边缘效应。而其传输响应在3GHz时有大约0.7dB的衰减端口1端口3端口5端口2端口4端口60.51.01.52.02.50.03.0-200-150-100-50-2500freq,GHzdB(S(4,1))dB(S(6,1))0.51.01.52.02.50.03.0-150-100-50-2000freq,GHzdB(S(3,1))dB(S(5,1))图4一个简单的信号完整性分析例子上图中电流密度分布的位置描述了在特定频点激励下发生串扰耦合的具体部位，而S参数仿真结果则给出了不同频率信号激励下串扰的强度。除改变线距外，周围其它电磁回路环境的改变同样会造成信号传输及串扰状况的不同。一个典型的例子是利用层与层之间的屏蔽可以改善原本放在顶层的走线信号传输或串扰性能。对于电源完整性而言，期望增加电源与地之间的容性耦合，因为可以帮助滤除电源中的交流波动。在实际应用中，往往采取加解耦电容的方法。对于电源完整性(a)电流密度分布图注：上图电流密度分布状况的条件是在端口1加3GHz的激励，其它端口接50欧姆负载。(b)近端串扰情况，在3GHz处端口3串扰比端口5严重(c)远端串扰情况，在3GHz处端口5串扰比端口3严重设计而言，电流密度改动的动态显示可以帮助设计者直观了解到电源网络中振荡现象产生的原因。从而帮助设计者确定加解耦电容的昀佳位置。下图模拟了一种简单的电源传递网络：电源平面和地平面是规整的矩形，这有助于定性的验证电磁场仿真结果。工作器件与供电电源分别连接在矩形的两个对角上。假设工作器件对于该供电网络的阻抗为20欧姆。利用电磁场仿真可以观察电流从端口1流入经过该电源传递网络再从端口2流出的损耗状况图5简单的电源传递网络仿真仿真结果如图所示。可以看到上图的结构在1GHz频段内出现三个主要谐振区域，分别在200MHz、500MHz以及1GHz附近。分别用三个谐振频点来激励端口1并动态显示电流密度分布的变化趋势，可以直观地发现：200MHz附近的谐振主要是沿矩形的对角方向，并且相对应的特征尺寸为两倍对角线长度（因为过孔的连接）；500MHz附近的谐振主要是沿矩形的长边方向，相对应的特征尺寸为长边的长度；1GHz附近的谐振主要是沿矩形的短边方向，相对应的特征尺寸则为短边的长度。工作器件端口1端口2注：仿真中用一个过孔在电源连接处短接电源平面与地平面来模拟接上电源的情况（假设电源内阻很小可以忽略）图6仿真结果：S参数及电流密度分布的动态显示上述谐振区域的存在对于电源完整性的危害在于：如果工作器件（以典型的CMOS器件为例）在谐振频点上工作，会产生同样频点的电源电流需求，然而因为谐振的关系，从供电电源端到器件电源输入端会产生明显的压降，从而可能使工作器件上实际的工作电压达不到预期值，导致性能恶化甚至无法正常工作。解决上述问题的方法在于采用某种手段使得电源网络的谐振区远离器件的工作频率，常用的方法是加解耦电容。通过电流密度分布的显示可以了解振荡原因，从而采取针对的方法。针对上面这个例子，可以加一个过孔来模拟解耦电容的作用，并通过改变过孔的位置来观察到谐振模式及谐振点的变化，从而找到昀佳的解耦电容放置处。以上例子中的谐振现象甚至可以定性直观地预计到，以上所述不同特征尺寸与不同谐振频点位置的对应关系可以说明这一点，但这是因为假设的电源平面是规整形状。实际的电源传递网络远比上面的例子要复杂，很难定性预计谐振的模式，但利用上述仿真的手段，仍然可以沿用类似的方法来确定谐振的原因并采取针对性的措施。0.20.40.60.80.01.0-30-20-100-4010FrequencyMag.[dB]m1m2m3S12m1freq=dB(demo_pcb_PI_plane_mom_a..S(1,2))=-34.113166.7MHzm2freq=dB(demo_pcb_PI_plane_mom_a..S(1,2))=-22.420465.3MHzm3freq=dB(demo_pcb_PI_plane_mom_a..S(1,2))=-22.832976.9MHz(a)仿真结果显示三个主要的谐振区域(b)激励为166.7MHz时电流密度分布的动态显示截图，结果表明该谐振基本沿矩形对角线方向发生(c)激励为465.3MHz时电流密度分布的动态显示截图，结果表明该谐振基本沿矩形长边方向发生(d)激励为976.9MHz时电流密度分布的动态显示截图，结果表明该谐振基本沿矩形短边方向发生4电路完整性设计与分析从TTL、GTL到HSTL、SSTL以及LVDS，目前芯片接口物理标准的演变反映了集成电路工艺的不断进步，同时也反映了高速信号传输要求的不断提高。了解这些接口标准是完整性设计中必要的一环。因为从版图完整性的分析过程不难看出，只有结合互联结构两端的负载特性对版图的仿真结果才具有实际意义，而负载特性是由其连接的电路特性所决定的。随着传输速率的不断增加，翻转速率控制电路、驱动负载控制电路等措施被广泛使用，这些措施为完整性设计者提供了更多地优化空间。在具体的完整性分析中，需要结合这些控制的实际实现方式，因为这些可能变化的控制会影响到电路的负载特性以及波形性能。另外，芯片上解耦电容的实现也是IO电路设计者的任务之一。图7简化电路完整性仿真示意图ground_podpower_podRML1CTL_CPCBMLVIAPADPCBMLVIAHOLEPCB2ML1CTL_CPCB3ML1CTL_CPCB2EDD1232AABH_IIBISVgVdMLVIAPADML1CTL_CMT46V128M4TG_IOIBISVgVdMLVIAPADML1CTL_CCPCBLPCBRPCBCLRCLRCPCBLPCBRPCBCLRCLVtBitSeqt芯片内部封装内部PCB内部VsupplyVchip以上电路仿真图中包括了芯片、封装及PCB板信号线互联及电源互联的等效模型（当然也可以由更精确的模型所替代）。驱动电路和接收电路采用了IBIS模型（也可以用SPICE模型来替代）。利用该仿真电路我们可以“看到”一个虚拟系统工作时任一点的信号波形或电源波动状况。对于信号完整性而言，通常关心的是时钟信号的抖动以及信号波形的上升/下降/保持时间。上述电路进行瞬态仿真后利用ADS2005A中内含的眼图工具自动统计出各抖动分量的值。图8在接收端口处的仿真结果：符合规范的眼图以及抖动的统计结果对于电源完整性而言，通常关心的是某工作器件所承受的实际电源电压波动，即图七中的Vchip。图9同一时间在不同位置“看”到的电源电压波动状况102030400500.00.51.01.52.0-0.52.5time,nsecVcore,VVout,VVgpkg,VVppkg,V102030400500.00.51.01.52.0-0.52.5time,nsecVcore,VVout,VVgio,VVpio,V(a)芯片端口的电源波动和地弹噪声(b)封装端口的电源波动和地弹噪声VcoreVpcbVoutVgpkgVpsupplyVppkgVgioVpioVpkgPCBinsidepackageinsidechipinsideMLSUBSTRATE3ChipSubstDielectric-