计算机组成原理(蒋本珊)第四章

第四章１．证明在全加器里，进位传递函数。解：并行加法器中的每一个全加器都有一个从低位送来的进位和一个传送给较高位的进位。进位表达式为欲证明，也就是要证明用卡诺图法，图４-１０（a）和４-１０（b）分别是两个逻辑表达式的卡诺图。两个卡诺图相同，两个逻辑表达式就相等，则进位传递函数的两种形式相等。２．某加法器采用组内并行、组间并行的进位链，４位一组，写出进位信号C６的逻辑表达式。３．设计一个９位先行进位加法器，每３位为一组，采用两级先行进位线路。４．已知X和Y，试用它们的变形补码计算出X＋Y，并指出结果是否溢出。（１）X＝０．１１０１１，Y＝０．１１１１１（２）X＝０．１１０１１，Y＝－０．１０１０１（３）X＝－０．１０１１０，Y＝－０．００００１（４）X＝－０．１１０１１，Y＝０．１１１１０５．已知X和Y，试用它们的变形补码计算出X－Y，并指出结果是否溢出。（１）X＝０．１１０１１，Y＝－０．１１１１１（２）X＝０．１０１１１，Y＝０．１１０１１（３）X＝０．１１０１１，Y＝－０．１００１１（４）X＝－０．１０１１０，Y＝－０．００００１9７．设下列数据长８位，包括１位符号位，采用补码表示，分别写出每个数据右移或左移２位之后的结果。（１）０．１１００１００（２）１．００１１００１（３）１．１１００１１０（４）１．００００１１１８．分别用原码乘法和补码乘法计算X×Y。（１）X＝０．１１０１１，Y＝－０．１１１１１（２）X＝－０．１１０１０，Y＝－０．０１１１０（２）X×Y＝０．０１０１１０１１００，过程略。９．根据补码两位乘法规则推导出补码３位乘法的规则。解：先根据补码１位乘法推出补码２位乘法规则，再根据补码２位乘法推出补码３位乘法规则。１０．分别用原码和补码加减交替法计算X÷Y。（１）X＝０．１０１０１，Y＝０．１１０１１（２）X＝－０．１０１０１，Y＝０．１１０１１（３）X＝０．１０００１，Y＝－０．１０１１０（４）X＝－０．１０１１０，Y＝－０．１１０１１１１．设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题：１２．设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题：１３．用流程图描述浮点除法运算的算法步骤。１４．设计一个１位５４２１码加法器。解：设１位被加数为A４A３A２A１，加数为B４B３B２B１。5421码的校正关系如表４-４所示。