系统芯片(SOC)是微电子技术发展的必然

第一章绪论1.1系统芯片（SOC）是微电子技术发展的必然微电子技术的发展年份集成度19481961196619711980199019982000SSI10~100MSI100~1000LSI103~104VLSI105~106ULSI106~109GSI109微电子技术的加工尺度功能电路系统集成微米亚微米深微米超深微米纳米3G3TSOC的定义一般认为，如果一个集成电路芯片具有如下特征的话，即可称其为SOC，这些特征是：采用超深亚微米工艺技术实现复杂系统功能的VLSI；使用一个或多个嵌入式处理器或数字信号处理器（DSP）；具备外部对芯片进行编程的功能；主要采用第三方的IP（IntellectualProperty）核进行设计。SOC专用集成电路ASIC(ApplicationSpecificIntegratedCircuits)可编程系统集成芯片SOPC(SystemOnaProgrammableChip)SOC的设计概念SOC的设计理念与传统IC不同。SOC把系统的处理机制、模型算法、芯片结构、各层次电路直到器件的设计紧密结合，在一个或若干个单片上完成整个系统的功能。与普通IC的设计不同，SOC的设计以IP核为基础，以硬件描述语言为系统功能的主要描述手段，借助于以计算机为平台的EDA工具进行。SOC的出现是电子设计领域的一场革命。如果说在上个世纪，电子系统的设计主要是在PCB层次上将各种元器件合理连接，那么进入本世纪后，电子系统的设计将主要是以HDPLD或ASIC为物理载体的系统级芯片的设计，它对电子信息产业的影响将不亚于20世纪60年代集成电路的出现所产生的影响。1.2电子设计自动化技术和硬件描述语言1.2.1电子设计自动化（EDA）技术发展概述行为级系统级RTL级门级电路级版图级系统指标算法模型、数据流图真值表、状态图逻辑图、布尔方程电路图和微分方程器件的物理特性PCB和版图设计电路图输入和仿真、逻辑模拟硬件描述语言仿真和逻辑综合通用电路分析行为级描述、模拟和综合1.2.2Top-Down设计方法自顶向下（Top-Down)设计方法和自底向上（Bottom-Up)设计方法部件单元电路整机Bottom-UpTop-Down算法或模型的建立行为级仿真生成门级网表文件RTL级描述RTL级仿真逻辑综合、优化门级仿真、时序分析行为描述系统功能描述元器件模型库布图规划布局布线设计规则检查（DRC）版图参数提取（LPE）电学规则检查（ERC）一致性检查（LVS）后仿真版图生成PLD映射、布局布线时序检查输出JEDEC文件ASIC实现PLD实现1.2.3硬件描述语言硬件描述语言有多种，自二十世纪八十年代后期起，逐步开始推广使用。应用比较普遍的有美国国防部提出的VHDL，Candence公司开发的VerilogHDL，MenterGraphics开发的BLM硬件描述语言，DATAI/O公司开发的ABEL硬件描述语言等。目前已成为国际标准的硬件描述语言只有两种，即VHDL和VerilogHDL。VHDL的英文全名是VeryhighspeedintegratedcircuitHardwareDescriptionLanguage，即超高速集成电路硬件描述语言，是美国国防部为支持超高速集成电路（VeryHighSpeedIntegratedCircuits，简记为VHSIC）项目的研发于二十世纪八十年代初提出的，其目的是为了在各个开发商之间统一设计标准，便于资源共享。1986年，IEEE标准化组织开始审订VHDL，并于1987年12月通过标准审查，宣布实施，即IEEESTD1076-1987[LRM87]。1993年VHDL作了修订，形成了新的标准，即IEEESTD1076-1993[LRM93]，本书所采用的VHDL语言即这个标准。VerilogHDL最初由GateWayDesignAutomatic(GDA)公司的PhilMoorby首创，1989年Candence公司收购了GDA公司，VerilogHDL遂成为Candence公司EDA工具中的硬件描述语言。1995年，VerilogHDL成为IEEE的标准，即VerilogHDL1364-1995。VerilogHDL是一种商用硬件描述语言。VHDL和VerilogHDL都支持从行为级到门级的系统描述，适合于电子系统自顶向下的层次化设计。目前，硬件描述语言正在向模数混合电路设计和系统级描述的方向发展。