2005-2006数字电路与逻辑设计II试题(B卷)

第1页共6页华南农业大学期末考试试卷（A卷）2005学年第二学期考试科目：数字电路与逻辑设计Ⅱ_考试类型：（闭卷）考试时间：120__学号姓名年级专业____________题号一二三四五总分得分评阅人一．选择题（下列每题有且仅有一个正确答案，每题2分，共20分）1．N个触发器可以构成能寄存位二进制数码的寄存器。A.N-1B.NC.N+1D.2N2．一个触发器可记录一位二进制代码，它有个稳态。A.0B.1C.2D.3E.43．存储8位二进制信息要个触发器。A.2B.3C.4D.84．把一个五进制计数器与一个四进制计数器串联可得到进制计数器。A.4B.5C.9D.205．下列逻辑电路中为时序逻辑电路的是。A.变量译码器B.加法器C.数码寄存器D.数据选择器6．N个触发器可以构成最大计数长度（进制数）为的计数器。A.NB.2NC.N2D.2N7．N个触发器可以构成能寄存位二进制数码的寄存器。A.N-1B.NC.N+1D.2N8．五个D触发器构成环形计数器，其计数长度为。A.5B.10C.25D.329．欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用级触发器。A.2B.3C.4D.810．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。第2页共6页A.1B.2C.4D.811．要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需片。A.3B.4C.5D.1012．若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用个触发器。A.2B.3C.4D.1013．随机存取存储器具有功能。A.读/写B.无读/写C.只读D.只写14．只读存储器ROM在运行时具有功能。A.读/无写B.无读/写C.读/写D.无读/无写15．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容。A.全部改变B.全部为0C.不可预料D.保持不变16．随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容。A.全部改变B.全部为1C.不确定D.保持不变17．一个容量为512×1的静态RAM具有。A.地址线9根，数据线1根B.地址线1根，数据线9根C.地址线512根，数据线9根D.地址线9根，数据线512根18．PROM的与陈列（地址译码器）是。A.可编程阵列B.不可编程阵列C.可编程阵列D.不可编程阵列19．PROM和PAL的结构是。A.PROM的与阵列固定，不可编程B.PROM与阵列、或阵列均不可编程C.PAL与阵列、或阵列均可编程D.PAL的与阵列可编程20．PLD器件的基本结构组成有。A.与阵列B.或阵列C.输入缓冲电路D.输出电路21．只可进行一次编程的可编程器件有。A.PALB.GALC.PROMD.PLD22．可重复进行编程的可编程器件有。A.PALB.GALC.PROMD.ISP-PLD23．全场可编程（与、或阵列皆可编程）的可编程逻辑器件有。A.PALB.GALC.PROMD.PLA24．第3页共6页二．判断题（每空1分，共20分）1．同步时序电路由组合电路和存储器两部分组成。（√）2．同步时序电路具有统一的时钟CP控制。（√）3．环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（×）4．环形计数器如果不作自启动修改，则总有孤立状态存在。（√）5．计数器的模是指构成计数器的触发器的个数。（×）6．计数器的模是指对输入的计数脉冲的个数。（×）7．在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。（√）8．把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（×）9．利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。（√）10．实际中，常以字数和位数的乘积表示存储容量。（√）11．RAM由若干位存储单元组成，每个存储单元可存放一位二进制信息。（√）12．ROM和RAM中存入的信息在电源断掉后都不会丢失。（×）13．RAM中的信息，当电源断掉后又接通，则原存的信息不会改变。（×）14．PROM的或阵列（存储矩阵）是可编程阵列。（√）15．ROM的每个与项（地址译码器的输出）都一定是最小项。（√）16．PROM不仅可以读，也可以写（编程），则它的功能与RAM相同。（×）17．PAL的每个与项都一定是最小项。（×）18．PAL和GAL都是与阵列可编程、或阵列固定。（√）19．PAL可重复编程。（×）20．GAL不需专用编程器就可以对它进行反复编程。（×）21．在系统可编程逻辑器件ISP-PLD不需编程器就可以高速而反复地编程，则它与RAM随机存取存储器的功能相同。（×）22．PLA是全场可编程（与、或阵列皆可编程）的可编程逻辑器件，功能强大，便于使用，因此被普遍使用。（×）第4页共6页23．下面是合法的端口名:24．CLK,RESET,A0,D3三．填空题（每空1分，共20分）1．寄存器按照功能不同可分为两类：寄存器和寄存器。移位数码2．数字电路按照是否有记忆功能通常可分为两类：、。组合逻辑电路时序逻辑电路3．由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。44．时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。同步异步5．存储器的和是反映系统性能的两个重要指标。存储容量存取时间6．VHDL程序包含、、、、5个部分。实体(Entity)、结构体(Architecture)、配置(configuration)、包集合(package)、库(library)57．实体用关键字entity来标识。8．结构体由architecture来标识。四、五、六、(18分)分析下面的VHDL语言实现的功能，并回答问题第5页共6页1．在程序相应的画线部分请对此行作出解释。2．此代码实现什么功能的器件？说明理由。七、第6页共6页