微机原理与接口技术_第5章存储器

2020年2月25日星期二微机原理与接口技术尹作友第四章重点MASM中的表达式算术运算符逻辑运算符关系运算符数值返回运算符修改属性运算符其它运算符数值返回OFFSETSEGTYPELENGTHSIZE返回偏移地址返回段基址返回元素字节数返回变量单元数返回变量总字节数偏移地址段基址字节数单元数总字节数类型符号名称运算结果修改属性段寄存器名PTRTHISHIGHLOWSHORT段前缀修改类型属性制定类型/距离属性分离高字节分离低字节短转移说明修改段修改后类型指定后类型高字节低字节－128～127字节间转移第四章重点之三伪指令语句数据定义语句表达式赋值语句段定义语句过程定义语句程序开始和结束DBDWDDDQDT=、EQU功能与区别段名SEGMENT段名ENDSASSUME标号:起始指令...END标号程序设计方法：顺序结构；分支结构；循环结构；第四章重点之四三种结果组合06:07存储器分类随机存取存储器RAM只读存储器CPU与存储器的连接存储器空间的分配和使用第五章存储器内容提要06:07本章学习目标掌握半导体存储器的分类、组成及组成部件的作用及工作原理、读/写操作的基本过程。掌握SRAM、DRAM芯片的组成特点、工作过程、典型芯片的引脚信号、了解DRAM刷新的基本概念。掌握半导体存储器的主要技术指标、芯片的扩充、CPU与半导体存储器间的连接。了解Cache的基本概念、特点、在系统中的位置。§5-1存储器分类存储器是计算机的主要组成部分之一，是用来存放程序和数据的部件，存储器表征了计算机的“记忆”功能，存储器的容量和存取速度是决定计算机性能的重要指标。存储器的容量越大，记忆的信息也就越多，计算机的功能也就越强。§5-1存储器分类——概述0000H0001H0002HXXXXH读写控制总线数据总线地址译码器地址内容地址总线存储器的逻辑结构示意图§5-1存储器分类——概述06:07§5-1存储器分类按用途分类按性质分类06:07一、按用途分类：内部存储器、外部存储器1．内部存储器内部存储器也称为内存，是主存储器。功能：用来存放当前正在使用或经常使用的程序和数据。特点：快速存取、容量较小，CPU可以直接对它进行访问，一般是用半导体存储器件构成。容量大小：受到地址总线位数的限制8086系统，20条地址总线，可以寻址内存空间为1M字节；80386系统，32条地址总线，可以寻址4GB字节。存放内容：系统软件（系统引导程序、监控程序或者操作系统中的ROMBIOS等）以及当前要运行的应用软件。§5-1存储器分类06:072．外部存储器外部存储器也称为外存，是辅助存储器。功能：用来存放相对来说不经常使用的程序或者数据或者需要长期保存的信息。特点：存取速度慢、容量大，可以保存和修改存储信息，CPU不直接对它进行访问，有专用的设备（硬盘驱动器、软驱、光驱等）来管理，一般外部存储器由磁表面存储器件构成。容量大小：不受限制存放内容：系统软件、应用软件、其他长期保存程序和数据。§5-1存储器分类06:073．计算机程序和数据的存取1.由内存ROM中的引导程序启动系统；2.从外存中读取系统程序和应用程序，送到内存的RAM中，运行程序；3.程序运行的中间结果放在RAM中，(内存不够时也放在外存中)；4.程序结束时将最后结果存入外部存储器。§5-1存储器分类06:07二、按性质分类：随机存取存储器、只读部存储器1.RAM随机存取存储器（RandomAccessMemory）§5-1存储器分类CPU能将数据随机地写入或读出RAM。断电所存数据全部丢失。通常所说的内存容量大小，是指RAM存储器的容量。⑴SRAM--静态RAM(StaticRAM)：速度非常快，不断电内容不自动消失。集成度相对较低，功耗也较大，高速缓冲存储器(Cachememory)用它组成。⑵DRAM--动态RAM(DynamicRAM)：DRAM的内容在10-3或l0-6秒之后自动消失，必须周期性的在内容消失之前进行刷新(Refresh)。集成度高，成本较低，耗电少，但需要刷新电路。DRAM运行速度较慢，SRAM比DRAM要快2~5倍，一般，PC机的标准存储器都采用DRAM组成。06:072.ROM只读存储器（ReadOnlyMemory）§5-1存储器分类ROM存储器，程序和数据固化在芯片中，只能读出，不能写入，调电不丢失，通常存放操作系统的程序(BIOS)或用户固化的程序。按集成电路内部结构不同分三种：⑴PROM(ProgrammableROM)⑵EPROM(ErasablePROM)⑶EEPROM(ElectricallyErasablePROM)06:07不同存储器芯片，存取速度不相同，因此在选择存储器芯片时要考虑几个方面：⑴只读存储器还是随机存储器。⑵芯片位容量，它是表示存储功能的指标。⑶存取时间，即访问存储器的时间。⑷功耗：CMOS器件功耗低，速度慢；HMOS的存储器件在速度、功耗、容量方面进行了折衷。⑸价格：存储器本身的价格、附加电路的价格§5-1存储器分类06:07金字塔结构：§5-1存储器分类06:07一、静态随机存取存储器(SRAM)1．静态RAM的构成：⑴单元电路：（双极型器件或MOS器件构成）双极型器件构成的电路：存取速度快，但工艺复杂，集成度低，功耗大，较少使用；MOS器件构成的电路：通常由6个MOS管子组成的双稳态触发器电路，存储信息“0”或“1”，只要不掉电，“0”或“1”状态能一直保持，直到重新写入新的数据。读出操作后，原信息不变。⑵静态RAM的特点：访问速度快，访问周期达20~40ns；工作稳定，不需要进行刷新，外部电路简单；但基本存储单元所包含的管子数目较多，且功耗较大，适合在小容量存储器中使用。§5-2随机存取存储器RAM——静态RAM§5-2随机存取存储器RAM§5-2随机存取存储器RAM——静态RAM⑶静态RAM存储器芯片内部结构：由地址译码器、存储矩阵、控制逻辑、三态数据缓冲器组成，如下图5-3所示。§5-2随机存取存储器RAM——静态RAM06:07①存储矩阵一块存储器芯片由基本存储单元构成矩阵；一个基本存储单元存放一位二进制信息。两种构成方式：字结构方式：一个字节的8位制作在一块芯片上，选中芯片可一次性读/写8位信息，封装时引线较多。例：1K的存储器芯片由128×8组成，访问它要7根地址线和8根数据线。位结构方式：1个芯片内的基本单元作不同字的同一位，8位由8块芯片组成。优点是芯片封装时引线少。例：1K存储器芯片由1024×1组成，访问它要10根地址线和1根数据线。§5-2随机存取存储器RAM——静态RAM06:07②地址译码器CPU读/写一个存储单元时：a.先将地址（CPU)地址总线；b.高位地址译码后产生片选信号；c.低位地址存储器(地址译码器)译码选中所片内存储单元；d.最后在读/写信号控制下读出或写入。地址译码方式：线性译码、复合译码。如：如图5-3所示，l024×1的位芯片。线性(单）译码：10根地址线输入到地址译码器后，有l024根输出线来选择存储单元。复合译码：A0~A4到X译码器(行)，A5~A9到Y译码器(列)。X和Y译码器各输出32根线，X和Y同时选中的单元为所访问的存储单元；§5-2随机存取存储器RAM——静态RAM③控制逻辑与三态数据缓冲器a.CPU的高位地址经译码后，送到逻辑控制器的CS端，产生片选信号，根据读写控制信号进行读/写操作。b.数据经三态数据缓冲器送到数据总线上或将数据写入存储器。§5-2随机存取存储器RAM——静态RAM2.静态RAM的例子典型的静态RAM芯片：2114（1K×4位）；6116（2K×8位）；6264（8K×8位）；62128（16K×8位）；62256（32K×8位）；其中，6264（8K×8位）的芯片引脚图如右图所示。§5-2随机存取存储器RAM——静态RAM06:07二、动态随机存取存储器(DRAM)1．动态RAM的构成⑴单元电路动态RAM基本单元主要有：4管动态RAM、3管动态RAM、单管动态RAM。它们各有特点：4管动态RAM：使用管子多，使芯片容量小，但器件的读出过程就是刷新过程，不用为刷新而外部另加逻辑电路；3管动态RAM：所用管于少一点，但读/写数据线分开，读/写选择线也分开，要另加刷新电路；单管动态RAM：所用器件最少，但读出信号弱，要采用灵敏度高的读出放大器来完成读出功能。§5-2随机存取存储器RAM——动态RAM§5-2随机存取存储器RAM——动态RAM以单管动态RAM为例，其基本存储单元：如下图所示。一个晶体管＋一个电容存储单元(数据线)(单元线)06:07⑶特点：①集成度高，成本低，耗电少。②刷新和地址两次打入。由于DRAM是利用电容存储电荷保存信息的，电容通过MOS管的栅极和源极会缓慢放电而丢失信息，必须定时对电容充电，也称作刷新。为了提高集成度，减少引脚的封装数，DRAM的地址线分成行地址和列地址两部分，因此，在对存储器进行访问时，总是先由行地址选通信号RAS把行地址送入内部设置的行地址锁存器，再由列地址选通信号CAS把列地址送入列地址锁存器，并由读/写信号控制数据的读出或写入。§5-2随机存取存储器RAM——动态RAM06:072．动态RAM的刷新：⑴刷新：把存储单元的数据读出，经过读放大器放大之后再写入，以保存电荷上的信息。⑵原因：动态RAM都是利用电容存储电荷的原理来保存信息的，由于MOS管输入阻抗很高，存储的信息可以保存一段时间，但时间较长时电容会逐渐放电使信息丢失，所以动态RAM需要在预定的时间内不断进行刷新。⑶注意：①两次刷新的时间间隔与温度有关。②动态存储器的刷新是一行一行进行的，每刷新一行的时间称为刷新周期。刷新方式有集中刷新方式和分散刷新方式两种。§5-2随机存取存储器RAM——动态RAM06:07四、高速缓冲存储器Cache当CPU进行第一次访问时，也把数据存到高速缓存区。之后，当CPU再次访问这一区域时，CPU就可以直接访问高速缓存区，而不需要再去访问低速主存储器。由于高速缓存器容量远小于低速大容量主存储器，所以它不可能包含后者的所有信息。高速缓存器设计的目标就是使CPU访问尽可能在高速缓存器中进行。§5-2随机存取存储器RAM——高速缓存CACHE§5-2随机存取存储器RAM——高速缓存CACHE高速缓冲存储器CACHE主要由硬件来实现，对程序员是透明的。06:07特点：ROM存储器是将程序及数据固化在芯片中，数据只能读出，不能写入，也不会丢失，ROM中通常存储操作系统的程序(BIOS)或用户固化的程序。按信息写入方式分4种：⑴掩膜型ROM：ROM中信息是在芯片制造是由厂家写入的，用户对这类芯片无法进行任何修改。(2)可编程只读存储器(PROM)：将设计的程序固化进去后，ROM内容不可更改。(3)可擦除可编程只读存储器(EPROM)：可编程固化程序，且在程序固化后可通过紫外光照擦除，以便重新固化新数据。(4)电可擦除可编程只读存储器(EEPROM)：可编程固化程序，并可利用电压来擦除芯片内容，以重新编程固化新数据。§5-3只读存储器ROM——概述§5-3只读存储器ROM一.CPU与半导体存储器连接中的几个要点CPU访问存储器的步骤:读存储器时：首先在地址线上给出地址信号；然后发出相应的读控制信号；最后将读出的数据从数据线上读入CPU。写存储器时：首先在地址线上给出地址信号；然后CPU从数据线送出待写的数据同时发出相应的写控制信号。关于存储器的连接就是将一定容量的存储器芯片按规定的地址范围连接在总线上。根据以上分析CPU访问存储器需要连接三组信号：即地址信号、数据信号和读写控制信号。§5-4CPU与存储器的连接关于存储器的连接应考虑的问题：1.CPU总线的负载能力；2.CPU时序和存储器速度的配合；3.存储器地址的分配和片选4.控制信号的连接一.CPU与半导体存储器连接中的几个要点（续）二.存储器的地址选择及连接存储器的地址选择分两部分：片间地址（访问哪一片存储器），一般由地址的高位决定；片内地址（