锁相技术――张厥盛 第五章

《锁相技术》第5章集成锁相环路第5章集成锁相环路第1节概述第2节集成鉴相器第3节集成压控振荡器第4节通用单片集成锁相环第5节集成频率合成器《锁相技术》第5章集成锁相环路第1节概述1.集成锁相环路的特点锁相环是一个相位反馈控制系统，最大特点是可以不用电感线圈，实现对输入信号频率和相位的自动跟踪。2.锁相集成电路的分类锁相集成电路种类很多。按电路程式可分为模拟式与数字式两大类。《锁相技术》第5章集成锁相环路3.工艺特点锁相集成电路的工艺比较复杂，涉及的工艺种类较多。一般来说，模拟型以线性集成电路为主，而且几乎都是双极性的。数字型是用逻辑电路构成的，以TTL(包括HTTL、LSTTL、STTL等)电路为主。《锁相技术》第5章集成锁相环路表5-1锁相集成电路分类《锁相技术》第5章集成锁相环路表5-2锁相集成电路工艺特点《锁相技术》第5章集成锁相环路第2节集成鉴相器一、模拟乘法器用模拟乘法器作鉴相器，便于集成化，它在单片模拟集成锁相环中广泛采用。目前许多技术可以完成相乘作用，但在集成化模拟乘法器中运用最普遍的是所谓“可变跨导”法。若V1～V4特性完全一致，同时设1122()sin()()()coseutUtututt(5-1)(5-2)《锁相技术》第5章集成锁相环路则分析表明：(1)当u1(t)、u2(t)均为高电平时，有222()23(2)22ReedReeUuuU(5-3)《锁相技术》第5章集成锁相环路图5-1平衡模拟乘法器原理图《锁相技术》第5章集成锁相环路图5-2模拟乘法器三角形鉴相特性《锁相技术》第5章集成锁相环路乘法器具有三角形鉴相特性，如图5-2所示。误差电压最大值为+UR，最小值为-UR，鉴相特性斜率为2RdUK(5-4)(2)当u1(t)为低电平，u2(t)为高电平时，有1()sinRdeUUutkTq(5-5)《锁相技术》第5章集成锁相环路(3)当u1(t)、u2(t)均为低电平时122()sin28()RdeUUUutkTq(5-6)分析表明，当u1(t)为低电平，u2(t)为高电平时，有12()sinRdeUUutkTq(5-7)《锁相技术》第5章集成锁相环路还必须指出，在图5-1、图5-3所示的模拟乘法器中，输入信号u1(t)和u2(t)正、负极性都可以，因此实现了四个象限的工作。图5-4示出了国产模拟乘法器F1496／1596(MC1496／1596)的实际线路。除用晶体管V7和V8组成了差动放大器V3、V4的恒流源外，其它与图5-3完全相同。最高工作频率达10MHz，电源电压范围±15V，载波泄漏低于-50dB，共模抑制比高达-85dB。《锁相技术》第5章集成锁相环路图5-3双平衡模拟乘法器原理图《锁相技术》第5章集成锁相环路图5-4F1496／1596模拟乘法器《锁相技术》第5章集成锁相环路为了克服这个缺点，并扩大u1(t)的输入线性动态范围，目前又出现了新的改进电路，如图5-5所示。在这种电路中，输入信号u1(t)先经过V7、V8后，再送入双差动电路。这时，(5-7)式中的U1被二极管VD1和VD2的正向压降之差1212DoekTqUUIR所代替。由于ΔUD与温度有关，将ΔUD代入(5-7)式，可把关于温度T的因子消去，得1214()sinRdeOeUUutIR(5-8)《锁相技术》第5章集成锁相环路图5-5改进后的双平衡模拟乘法器《锁相技术》第5章集成锁相环路电路采用了复合差动输入级V1、V2、V3、V4和V9、V10、V14、V15，以提高输入电阻、减小偏流和扩大差模输入电压范围。其它部分与图5-5完全相同。最高工作频率达100MHz，电压范围为±15V，线性度优于2％。《锁相技术》第5章集成锁相环路图5-6F1495／1595模拟乘法器《锁相技术》第5章集成锁相环路图5-7XR-2208方框图《锁相技术》第5章集成锁相环路缓冲放大器可将小信号3dB带宽扩展到8MHz，互导带宽扩展到100MHz。根据本电路的特定设计，负载电阻在电路中已做好，所以1、2端差动输出的电压可写成121225()()()deeutututRR(5-9)《锁相技术》第5章集成锁相环路图5-8XR-2208原理电路图《锁相技术》第5章集成锁相环路二、数字式鉴频鉴相器数字式鉴频鉴相器是用脉冲后沿触发来进行工作的，属边沿触发型电路。它不仅有鉴相功能，而且还有鉴频功能。国产T4044(MC4044)，E12040(MC12040)和5G4046（CD4046）中的PD-Ⅱ就是这类鉴频鉴相器的典型例子。图5-9境隽薚4044数字式鉴频鉴相器电路。它主要由数字比相器(9个与非门)、电荷泵(V1～V7)和一个作为LF用的放大器(达林顿电路)三部分组成。图5-10示出了同频鉴相时的工作波形。《锁相技术》第5章集成锁相环路图5-9T4044数字式鉴频鉴相器电路《锁相技术》第5章集成锁相环路图5-10T4044同频鉴相波形(a)R与V同相；(b)R滞后V；(c)R超前V《锁相技术》第5章集成锁相环路当环路存在频差时，通过比相器和电荷泵的共同作用，有一数?值上接近Udm的正向或负向阶跃电压加到达林顿电路的输入端，使它输出的直流控制电压迅速地向最小或最大值跳变，从而控制VCO的频率迅速地向减小频差的方向变化，故电其理想鉴频特性如图5-13所示。1.51.5(22)22dmdedeedmdUuKUK(5-10)(5-11)《锁相技术》第5章集成锁相环路图5-11T4044的鉴相特性《锁相技术》第5章集成锁相环路图5-12T4044的鉴频波形《锁相技术》第5章集成锁相环路这种鉴频-鉴相器，性能优越，获得了广泛的使用。这种电路主要适用于频率高的情况，最高工作频率达8MHz，5V供电，不过它的输出幅度较小,鉴相灵敏度低。为了避免这些缺点，又发展了一种采用CMOS电路的数字比相器，如图5-14所示。此电路的电源电压运用范围宽，功耗小,而工作频率低。《锁相技术》第5章集成锁相环路图5-13T4044的鉴频特性《锁相技术》第5章集成锁相环路图5-14CMOS数字比相器《锁相技术》第5章集成锁相环路三、门鉴相器门鉴相器是一种电平触发型数字鉴相器。以或门和异或门鉴相器为代表，它们对两个比相脉冲的占空比都有一定的要求。图5-15示出了或门鉴相器的原理图、工作波形与真值表。假设u1(t)、u2(t)两个方波的周期相同，相差为θe，且空度比为1∶1，析可得输出平均误差电压为(1)(0)2()(3)(02)2dmeeddmeeUutU(5-12)《锁相技术》第5章集成锁相环路《锁相技术》第5章集成锁相环路《锁相技术》第5章集成锁相环路图5-17示出了异或门鉴相器的原理图、工作波形与真值表。若输入方波信号的条件与前面相同，分析可得输出平均误差电压为2dmdUK(5-13)(0)()(2)(02)edmededmeUutU(5-14)《锁相技术》第5章集成锁相环路将(5-14)式示于图5-18。由图可见，异或门鉴相器同样具有三角形鉴相特性，其鉴相特性斜率为dmdUK(5-15)《锁相技术》第5章集成锁相环路图5-17异或门鉴相器(a)原理图；(b)波形；(c)真值表《锁相技术》第5章集成锁相环路图5-18异或门鉴相器鉴相特性《锁相技术》第5章集成锁相环路第3节集成压控振荡器一、积分-施密特触发电路型压控振荡器振荡器原理图图5-19示出了一个积分-施密特触发型压控振荡器原理图。电路由恒流源(IO)、积分器(V1、V2、V3、VD1、VD2和CT)和施密特触发器组成。《锁相技术》第5章集成锁相环路02121214()2()2()moTTocmoTIgufGUUGUUKugKGUU(5-16)(5-17)式中gm为恒流源跨导；《锁相技术》第5章集成锁相环路图5-19积分-施密特触发型压控振荡器原理图《锁相技术》第5章集成锁相环路图5-20SL566的实际电路《锁相技术》第5章集成锁相环路图5-21示出了同时能输出三角波、方波和正弦波的单片集成压控波形发生器5G8038的方框图。它由两个电流源、两个电压比较器、一个触发器、一个方波输出缓冲器(缓冲Ⅱ)、一个三角波输出缓冲器(缓冲Ⅰ)和一个正弦波变换电路组成。《锁相技术》第5章集成锁相环路图5-215G8038方框图《锁相技术》第5章集成锁相环路输出波形的频率为0001Hz～300kHz，频率的变化由外接的定时电阻和定时电容决定。频率可根据下式计算：15(1)32BATABfRRCRR(5-18)若RA=RB=RT，则0.3TTfRC(5-19)若两个定时电阻合并成一个时，则频率变为0.15TTfRC(5-20)《锁相技术》第5章集成锁相环路选择不同的定时电容和电阻，可使工作频率覆盖001Hz～1MHz以上。根据本电路的特殊设计，振荡频率的近似计算式为1TTfRC(5-21)《锁相技术》第5章集成锁相环路《锁相技术》第5章集成锁相环路二、射极耦合多谐振荡器型压控振荡器图5-23示出了射极耦合压控多谐振荡器的原理电路的各点波形图。图中交叉耦合的晶体管V1、V2组成正反馈级，并分别接受有电压uc控制的恒流源IO1、IO2(通常选择IO1=IO2=IO）。444omcooTDTDmoTDIgufKuCUCUgKCU式中gm为压控恒流源的跨导；(5-22)(5-23)《锁相技术》第5章集成锁相环路图5-23射极耦合压控多谐振荡器(a)原理电路；(b)各点波形《锁相技术》第5章集成锁相环路图5-24MC1658的实际电路《锁相技术》第5章集成锁相环路三、LC负阻型压控振荡器图5-25示出了一个宜于单片集成的变容管调谐的LC压控振荡器原理图。电路由变容管电容CD、振荡回路LCs、发射极耦合电路V1、V2和恒流源IO组成。V2基极与V1集电极之间接成正反馈级。当出现扰动,在回路中形成10端电压uc1升高,口端电压ub1下降,因为ub2=uc1,随之引起:uc1↑→ub2↑→Ie2↑→Ie1↓→Ic1↓。1221bbeeuuuu《锁相技术》第5章集成锁相环路反之亦然。可见V1呈现一负阻并接在振荡回路两端，所以这种振荡器是一个负阻振荡器。分析可得振荡频率为?12()DsfLCC(5-24)式中Cs为外接回路电容（包括晶体管输入电容和寄生电容）；CD为变容二极管的电容0(1)DDpCCuu(5-25)《锁相技术》第5章集成锁相环路将(5-25)式代入(5-24)式，可得0(1)2(1)DDsuufuLCLCu(5-26)可见，f～uD关系不是线性的。由(5-25)或(5-26)式所决定的CD～uD关系和f～uD关系示于图5-26。回路电感L由下式决定：2222maxminminmax1144LfCfC（5-27）《锁相技术》第5章集成锁相环路式中Cmin和Cmax分别为回路的最小和最大总电容。压控振荡器的控制灵敏度Ko在工程上可用下式近似求得：maxminmaxmin2()(/)oDDffKradsVuu（5-28）《锁相技术》第5章集成锁相环路图5-25LC负阻压控振荡器原理图《锁相技术》第5章集成锁相环路图5-26CD～uD和f～uD关系曲线《锁相技术》第5章集成锁相环路图5-27E1648实际电路图《锁相技术》第5章集成锁相环路四、数字门电路型压控振荡器用数字门电路组成压控振荡器的形式很多。压控振荡器既可以用MOS、CMOS门电路，也可以用TTL（STTL，LSTTL）等门电路来构成。本节只介绍用CMOS门电路构成的压控振荡器。图5-28示出了一个CMOS数字门电路型压控振荡器的原理图。《锁相技术》第5章集成锁相环路图5-28CMOS数字门电路型压控振荡器原理图《锁相技术》第5章集成锁相环路可得振荡频率为由于IO受控于uc，故