Virtuoso cadence 教程轻松学

CADENCE1IC设计工具原理（Cadence应用）哈尔滨工程大学微电子学专业CADENCE2第一章IC设计基础•集成电路设计就是根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期以保全全局优化，设计出满足要求的集成电路。其最终的输出是掩模版图，通过制版和工艺流片得到所需的集成电路。CADENCE3IC设计基础•集成电路制造过程示意图：CADENCE4IC设计基础•集成电路设计域主要包括三个方面：行为设计（集成电路的功能设计）结构设计（逻辑和电路设计）物理设计（光刻掩模版的几何特性和物理特性的具体实现）CADENCE5IC设计基础•集成电路设计层次主要包括五个层次：（１）系统级（２）算法级（３）寄存器传输级（RTL级）（４）逻辑级（５）电路级CADENCE6IC设计基础•集成电路设计特点：（1）集成电路对设计正确性提出了更为严格的要求。（2）集成电路对外引出端的数目受外形尺寸限制，外形尺寸与封装内芯片的引脚数目不可能同步增加，给芯片的检测带来困难。（3）集成电路的布局、布线等版图设计更加复杂，只有最终生成设计版图，通过制作掩模、流片，才能真正实现集成电路的各种功能。（4）集成电路设计必须采用分层次设计和模块化设计。CADENCE7IC设计基础•避免集成电路设计中出现错误措施有：（1）在芯片中设置容错电路，使芯片具有一定的修正功能。（2）借助计算机辅助设计工具（EDA工具）对设计的每个阶段进行反复验证和检查，并对物理因素与电学性能的交织问题进行考虑，以保证设计的正确性。CADENCE8IC设计基础•设计信息描述：集成电路设计信息描述主要有设计图和语言描述方式。与设计层次相对应的设计描述主要有功能描述、逻辑描述、电路描述、版图描述。功能和逻辑描述可用设计图和语言实现。逻辑描述用逻辑图和逻辑语言实现。电路描述用电路图实现。版图描述采版图实现CADENCE9IC设计基础•IC设计流程：CADENCE10IC设计基础•理想的IC设计：根据设计要求进行系统编译，得到系统性能和功能描述；由系统性能和功能描述直接编译出逻辑和电路描述；再由逻辑和电路描述直接编译出相应的物理版图描述。•但由于缺少有效的CAD工具，这种技术迄今难以实现。目前硅编译器是设计自动化程度最高的一种设计技术，可实现算法级或寄存器传输级到掩模版图，但是适用于少数几种高度规则结构的集成电路。CADENCE11IC设计基础•典型的实际分层次设计流程：CADENCE12IC设计基础•分层次设计流程主要适用于数字系统设计，模拟IC设计基本上是手工设计。•即便是数字IC设计，也需要较多的人工干预。CADENCE13IC设计基础•IC设计方法（1）全定制设计（2）半定制设计通道门阵列法门海法（3）定制设计标准单元法通用单元法CADENCE14第二章EDA概述•电子设计自动化（EDA：ElectronicDesignAutomation）就是利用计算机作为工作平台进行电子自动化设计的一项技术。•涵盖内容：系统设计与仿真，电路设计与仿真，印制电路板设计与校正，集成电路版图设计数模混合设计，嵌入式系统设计，软硬件系统协同设计，系统芯片设计，可编程逻辑器件和可编程系统芯片设计，专用集成电路设计等CADENCE15EDA概述•高级硬件描述语言的完善和IP（IntellectualProperty）芯核被广泛使用，使得电子系统和设计方式发生了根本性的转变。•IP是集成电路知识产权模块的简称，定义为：经过预先设计、预先验证，具有相对独立的功能，可以重复使用在SoC和ASIC中的电路模块。•IP分三类：软核IP固核IP硬核IPCADENCE16EDA概述•软核IP（softIP）是用可综合的硬件描述语言描述的RTL级电路功能块，不涉及用与什么工艺相关的电路和电路元件实现这些描述。•优点：设计周期短，设计投入少，不涉及物理实现，为后续设计留有很大发挥空间，增大了IP的灵活性和适应性。•缺点：会有一定比例的后续工序无法适应软核IP设计，从而造成一定程度的软核IP修正，在性能上有较大的不可预知性。CADENCE17EDA概述•硬核IP（HardIP）是经过布局、布线并针对某一特定工艺库优化过的网表或物理级版图，通常是GDSⅡ-Stream的文件形式。•优点：在功耗、尺寸方面都作了充分的优化，有很好的预知性。•缺点：由于对工艺的依赖性使得其灵活性和可移植性都较差。CADENCE18EDA概述•固核IP（FirmIP）是已经基于一般工艺库进行了综合和布局IP核，通常以网表的形式提交客户使用。•固核IP在结构、面积以及性能的安排上都已进行了优化。固核IP提供了介于软和IP和硬核IP之间的一个折中方案，比起硬核IP，具有较好的灵活性和可移植性，比起软和IP在性能和面积上有较好的可预知性。CADENCE19EDA概述•EDA发展概况：（1）20世纪60、70年代出现计算机辅助设计（CAD）（2）随后出现CAE、CAM、CAT、CAQ。（3）20世纪80年代，初级的具有自动化功能的EDA出现。（4）20世纪90年代，EDA技术渗透到电子设计和集成电路设计各个领域，形成了区别于传统设计的整套设计思想和方法。（5）当前，深亚微米工艺和SoC设计对EDA技术提出更高更苛刻的要求。CADENCE20EDA概述•EDA与传统CAD主要区别：（1）DEA提供的电路图形背后依靠标准的程序化模型或模型库的支持，使得设计的电路具有仿真和分析的基本条件，传统CAD仅仅是辅助作图工具，图形背后没有深层次的物理含义。（2）EDA自动化、智能化程度更高，功能丰富完善。（3）EDA的开放性和数据交换性更好。（4）EDA技术面向设计对象，更贴近实践。CADENCE21EDA概述•EDA技术特征：（1）硬件采用工作站和PC机。（2）具有IP模块化芯核的设计和可重复利用功能。（3）EDA技术采用高级硬件描述语言描述硬件结构、参数和功能，具有系统级仿真和综合能力。CADENCE22EDA概述•EDA工具一般由两部分组成：逻辑工具物理工具物理工具主要实现物理布局布线。逻辑工具基于网表、布尔逻辑、传输时序等概念。该两部分由不同工具承担，利用标准化的网表文件进行数据交换。CADENCE23EDA概述•EDA应用于三方面：印制电路板的设计（PCB）可编程数字系统设计（CPLD、FPGA、SOPC）IC设计（ASIC,Soc）CADENCE24EDA概述•EDA软件功能分类：设计工具（以人机接口环境为主）综合工具（处理设计目标）CADENCE25EDA概述•设计中采用的输入方法：数字IC设计：硬件描述语言，状态机，原理图模拟IC设计：图形输入，SIPCE语言输入PLD设计：HDL语言输入，原理图，状态机，波形输入PCB设计：原理图输入CADENCE26EDA概述•EDA设计方法：（1）行为描述法（2）IP设计与复用技术（3）ASIC设计方法（4）SoC设计方法（5）软硬件协同设计方法CADENCE27EDA概述•IC设计工具按其用途分类：（1）设计输入与仿真工具（Cadence公司的Virtuosocomposer、Verilog-XL、NC-verilog）（2）综合工具（Synopsys公司的DCExpert，Cadence公司的BuilderGates，Magma公司的BlastRTL）（3）布局和布线（CadencePKS和SE-PKS，Synopsys的PhysicalCompiler,Magma公司的BlastFusion）（4）物理版图设计和验证工具（Cadence公司的VirtuosoLayoutEditor，Synopsys公司的ComsSE,Tanner公司的L-edit）（5）模拟电路编辑与仿真（Synopsys公司的HSpice，Cadence公司的SpectreSimulator,Tanner公司的S-edit）CADENCE28EDA概述•EDA主要供应商：VHDL仿真行为综合逻辑综合可测性设计低功耗设计布局布线后仿真SynopsysAltaEpicSynopsysIKOSCadenceCompassSynopsysVantageVantageCadenceSynopsysSynopsysCompassMentorGraphicsCadenceAvant!MentorGraphicsSunriseSynopsysCompassCADENCE29EDA概述•EDA业界三强：Cadence，强项为IC版图设计和PCB设计Synopsys，强项为逻辑综合MentorGraphics，强项为PCB设计和深亚微米IC设计验证和测试CADENCE30EDA概述•Cadence公司简介：成立于1988年，公司总部位于美国加利福尼亚州的SanJose，是全球最大的EDA供应商。•产品涵盖领域：包括系统顶层设计与仿真、信号处理、电路设计与仿真、PCB设计与分析、FPGA及ASIC设计以及深亚微米IC设计等。CADENCE31EDA概述•CadenceEDA工具分类：1、板级电路设计系统工具ConceptHDL原理图设计输入工具CheckPlusHDL原理图设计规则检查工具SPECTRAQuestEngineerPCB版图布局规划工具AllegroExpert专家级PCB版图编辑工具SPECTRAExpertAutoRouter专家级pcb自动布线工具SigNoise信噪分析工具EMControl电磁兼容性检查工具CADENCE32EDA概述2、逻辑设计与验证工具Verilog-xl仿真器LeapfrogVHDL仿真器AffirmaNCVerilog仿真器AffirmaNCVHDL仿真器Verifault-XL故障仿真器VeriSure代码覆盖率检查工具EnvisiaBuildGates综合工具CADENCE33EDA概述3、全定制IC设计工具VirtuosSchematicComposerAnalogDesignEnvironmentVirtuosLayoutEditorSpectraVirtuosoLayoutSynthesizerAssuradraculaDivaCADENCE34EDA概述•Synopsys公司简介：是为全球集成电路设计提供电子设计自动化(EDA)软件工具的主导企业。为全球电子市场提供技术先进的IC设计与验证平台，致力于复杂的芯片上系统(SoCs)的开发。总部设在美国加利福尼亚州MountainView，有超过60家分公司分布在北美、欧洲、日本与亚洲。提供前后端完整IC设计方案的领先EDA工具供应商。是EDA历史上第一次由一家EDA公司集成了业界最好的前端和后端设计工具。CADENCE35EDA概述•Sysnopsys公司主要产品Apollo-II（为SoC设计服务的布局布线系统）Hercules（层次化的物理验证）PrimeTime（全芯片，门级静态时序分析）Saber（混合信号、混合技术仿真器）SaberDesigner（简单易用、交互能力强的设计工具）VCS（先进的RTL及门级验证平台）Vera（为功能验证提供测试向量自动生成）Cosmos-Scope（图形化波形分析仪）CosmosLE（自动化的版图全定制）ComosSE（全定制的自动化仿真环境）HSPICE（高精度电路仿真）NanoSim（存储器和混合信号验证）CADENCE36EDA概述•MentorGraphics公司简介：MentorGraphics公司成立于1981年，总部位于美国俄勒冈州的Wilsonville。Mentor提供完整的软件和硬件设计解决方案。CADENCE37EDA概述•Mentor公司的主要产品MentorDFT（深亚微米集成电路的设计测试）Calibreproductsuite（深亚微米集成电路的版图验证）ModelSim，Eldo，MentorGraphics（深亚微米集成电路的系统设计仿真）BlastRTL（高容量，快速的逻辑综合器和