单片机技术课件6章存储器扩展

第6章单片机存储器扩展技术6.1存储器系统基本知识6.1.1存储器的分类1.只读存储器（ROM）（1）掩模工艺ROM（2）可一次性编程ROM（PROM）（3）紫外线擦除可改写ROM（EPROM）（4）电擦除可改写ROM（EEPROM或E2PROM）（5）快擦写ROM（flashROM）2.随机存储器RAM（也叫读写存储器）（1）双极型RAM（2）金属氧化物（MOS）RAM静态RAM（SRAM）动态RAM（DRAM）集成RAM（iRAM）非易失性RAM（NVRAM）6.1.2存储器的主要性能指标1.存贮容量2.存取时间3.可靠性4.功耗6.2系统扩展概述用单片机组成应用系统时，首先要考虑单片机所具有的各种功能能否满足应用系统的要求。如能满足，则称这样的系统为最小应用系统。图6.1(a)为MCS－51系列中8051和8751单片机的最小系统。图6.1（b）为由8031、8032单片机组成的最小系统。P2.3|P2.0ALEP0PSEN8031EA74LS373地址锁存器高8位地址线低8位地址线8位数据线OECE2732D7|D0A7|A0A11|A880C5187C51XTAL1XTAL2P0P1P2P3RESET12MHZ22uF1K200888820PF20PF+5V图5.1MCS-51系列最小化系统（a）（b）图6.1(a),6.1(b)为了使单片机能方便地与各种扩展芯片连接，应将单片机的外部连接变为一般的微型机三总线结构形式。即地址总线、数据总线和控制总线。对MCS－51系列单片机，其三总线由下列通道口的引线组成：地址总线：由P2口提供高8位地址线（A8――A15），此口具有输出锁存的功能，能保留地址信息。由P0口提供低8位地址线。由于P0口是地址、数据分时使用的通道口，所以为保存地址信息，需外加地址锁存器锁存低8位的地址信息。一般都用ALE正脉冲信号的下降沿控制锁存时刻。数据总线：由P0口提供。此口是双向、输入三态控制的通道口。控制总线：扩展系统时常用的控制信号为地址锁存信号ALE，片外程序存储器取指信号以及数据存储器RAM和外设接口共用的读写控制信号等。图6.2为单片机扩展成三总线的结构图。扩展芯片与主机相连的方法同一般三总线结构的微处理机完全一样。图6.2单片机的三总线结构P2ALEP0PSENRDWR8031EA74LS373地址锁存器A8–A15A0–A7D0–D7控制总线数字总线地址总线高八位地址总线低八位6.3访问外部程序、数据存储器的时序6.3.1访问外部程序存储器时序操作时序如图6.3所示，其操作过程如下。（1）在S1P2时刻产生ALE信号。（2）由P0、P2口送出16位地址，由于P0口送出的低8位地址只保持到S2P2，所以要利用ALE的下降沿信号将P0口送出的低8位地址信号锁存到地址锁存器中。而P2口送出的高8位地址在整个读指令的过程中都有效，因此不需要对其进行锁存。从S2P2起，ALE信号失效。（3）从S3P1开始，开始有效，对外部程序存储器进行读操作，将选中的单元中的指令代码从P0口读入，S4P2时刻，失效。（4）从S4P2后开始第二次读入，过程与第一次相似。图6.3MCS-51系列单片机访问外部程序存储器的时序图P1P2P1P2P1P2P1P2P1P2P1P2S1S2S3S4S5S61个机器周期P1P2S1OSC时钟ALEPSENP2P0A8~A15A8~A15A8~A15指令A0~A7指令A0~A7指令6.3.2访问外部数据存储器时序下面以读时序为例进行介绍，其相应的操作时序如图6.4所示。图6.4MCS-51系列单片机访问外部数据存储器的时序图S1S2S3S4S5S6第1个机器周期S1S2S3S4S5S6第2个机器周期ALERDP2P0A15~A8A15~A8A15~A8A0~A7指令地址数据A0~A7PSEN访问外部数据存储器的操作过程如下：（1）从第1次ALE有效到第2次ALE开始有效期间，P0口送出外部ROM单元的低8位地址，P2口送出外部ROM单元的高8位地址，并在有效期间，读入外部ROM单元中的指令代码。（2）在第2次ALE有效后，P0口送出外部RAM单元的低8位地址，P2口送出外部RAM单元高8位地址。（3）在第2个机器周期，第1次ALE信号不再出现，此时也失效，并在第2个机器周期的S1P1时，信号开始有效，从P0口读入选中RAM单元中的内容。6.4存储器扩展的编址技术6.4.1线选法所谓线选法，就是直接以系统的地址作为存储芯片的片选信号，为此只需把高位地址线与存储芯片的片选信号直接连接即可。特点是简单明了，不需增加另外电路。缺点是存储空间不连续。适用于小规模单片机系统的存储器扩展。【例6-1】现有2K*8位存储器芯片，需扩展8K*8位存储结构采用线选法进行扩展。扩展8KB的存储器结构需2KB的存储器芯片4块。2K的存储器所用的地址线为A0～A10共11根地址线和片选信号与CPU的连接如表6-1所示。表6-180C51与存储器的线路连接80C51存储器P0口经锁存器锁存形成A0～A7与A0～A7相连P2.0、P2.1、P2.2与A8～A10相连P0口与D0～D7相连P2.3与存储器1的片选信号相连P2.4与存储器2的片选信号相连P2.5与存储器3的片选信号相连P2.6与存储器3的片选信号相连扩展存储器的硬件连接如图5.5所示。P2.2P2.1P2.0ALEP0EA74LS373D0|D7A7|A0A7|A0A7|A0A7|A0D0|D7D0|D7D0|D7A10A9A8A10A9A8A10A9A8A10A9A8CE1CE2CE3CE4P2.6|P2.3123480C51图6.5线选法连线图这样得到四个芯片的地址分配如表6-2所示表6-2所示线选方式地址分配表A15A14A13A12A11A10….A0地址范围芯片100111111000….01….17000H---77FFH芯片200111100110….01….16800H---6FFFH芯片300110011110….01….15800H---5FFFH芯片400001111110….01….13800H—3FFFH6.4.2译码法所谓译码法就是使用译码器对系统的高位地址进行译码，以其译码输出作为存储芯片的片选信号。这是一种最常用的存储器编址方法，能有效地利用空间，特点是存储空间连续，适用于大容量多芯片存储器扩展。常用的译码芯片有：74LS139（双2－4译码器）和74LS138（3－8译码器）等，它们的CMOS型芯片分别是74HC139和74HC138。74LS138译码器1G2G1A1B2A2B1Y01Y21Y12Y01Y32Y12Y22Y3二四译码器Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BABC三八译码器图6.6译码器管脚图【例6-2】现有2K*8位存储器芯片，需扩展8K*8位存储结构采用译码法进行扩展。扩展8KB的存储器结构需2KB的存储器芯片4块。2K的存储器所用的地址线为A0～A10共11根地址线和片选信号与CPU的连接如表6-5所示。表6-580C51与存储器的线路连接80C51存储器P0口经锁存器锁存形成A0～A7与A0～A7相连P2.0、P2.1、P2.2与A8～A10相连P0口与D0～D7相连P2.4P2.3译码输出与存储器的片选信号连接00与存储器1的片选信号相连01与存储器2的片选信号相连10与存储器3的片选信号相连11与存储器4的片选信号相连P2.3、P2.4作为二-四译码器的译码地址，译码输出作为扩展4个存储器芯片的片选信号，P2.5、P2.6、P2.7悬空。扩展连线图如图5.7所示。图6.7采用译码器扩展8KB存储器连线图4A7|A0CECECECEA7|A0A7|A0A7|A0123BAY0Y1Y2Y374LS1391GA10A9A8A10A9A8A10A9A8A10A9A8P0口锁存输出P2.2P2.1P2.0P2.4P2.3这样得到四个芯片的地址分配如表6-6所示。表6-6译码方式地址分配表P2.7P2.6P2.5P2.4P2.3P2.2….P0地址范围芯片100000000000….01….10000H---07FFH芯片200000000110….01….10800H---0FFFH芯片300000011000….01….11000H---17FFH芯片400000011110….01….11800H—1FFFH6.5程序存储器（EPROM）的扩展6.5.1程序存储器扩展使用的典型芯片以2764作为单片机程序存储器扩展的典型芯片为例进行说明1．2764的引线2764是一块8K×8bit的EPROM芯片，其管脚图如图6.8所示·A12～A013位地址信号输入线，说明芯片的容量为8K＝213个单元。·D7～D08位数据，表明芯片的每个存贮单元存放一个字节（8位二进制数）。·为输入信号。当它有效低电平时，能选中该芯片，故又称为选片信号。·为输出允许信号。当为低电平时，芯片中的数据可由D7～D0输出。·为编程脉冲输入端。当对EPROM编程时，由此加入编程脉冲。读时为高电平。OECEPGMOEPGM1234567891011121314151617181920212223242526272812345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8VCCPGM27646264A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8WEVCCCE2图6.8EPROM2764管脚图图6.9SRAM6264管脚图2．2764的连接使用图6.10为系统扩展一片EPROM的最小系统。图6.10单片ROM扩展连线图P2ALEP0PSEN80C51EA74LS373地址锁存器高5位地址线低8位地址线8位数据线OECE2764D7|D0A7|A0A12|A8存储器映像分析分析存储器在存储空间中占据的地址范围，实际上就是根据连接情况确定其最低地址和最高地址。图5.10所示，由于P2.7、P2.6、P2.5的状态与2764芯片的寻址无关，所以P2.7、P2.6、P2.5可为任意。从000到111共有8种组合，其2764芯片的地址范围是：最低地址：0000H(A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0=0000000000000000)最高地址：FFFFH(A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0=×××1111111111111)共占用了64KB的存储空间，造成地址空间的重叠和浪费。6.6数据存储器的扩展6.6.1数据存储器的扩展概述单片机与数据存储器的连接方法和程序存储器连接方法大致相同，简述如下：1.地址线的连接，与程序存储器连法相同。2.数据线的连接，与程序存储器连法相同。3.控制线的连接，主要有下列控制信号：存储器输出信号和单片机读信号相连即和P3.7相连。存储器写信号和单片机写信号相连即和P3.6相连。ALE：其连接方法与程序存储器相同。使用时应注意，访问内部或外部数据存储器时，应分别使用MOV及MOVX指令。外部数据存储器通常设置二个数据区：（1）低8位地址线寻址的外部数据区。此区域寻址空间为256个字节。CPU可以使用下列读写指令来访问此存贮区。读存储器数据指令：MOVXA，＠Rｉ写存储器数据指令：MOVX＠Rｉ，A由于8位寻址指令占字节少，程序运行速度快，所以经常采用。（2）6位地址线寻址的外部数据区。当外部RAM容量较大，要访问RAM地址空间大于256个字节时，则要采用如下16位寻址指令。读存储器数据指令：MOVXA，＠DPTR写存储器数据指令：MOVX＠DPTR，A由于DPTR为16位的地址指针，故可寻址64KRAM字节单元5.6.2数据存储器扩展使用的典型芯片1．数据存储器SRAM芯片数据存储器