9总线

2020年2月28日1第9章总线计算机五大部件之间的互连方式有两种：1、分散式连接各部件之间通过单独的连线连接内部连线十分复杂，当I/O与存储器交换信息时需要经过运算器，严重影响CPU的工作效率。2020年2月28日22、总线式连接各部件均连接到一组公共信息传输线上以存储器为中心，I/O与存储器之间的信息交换不需经CPU，提高了CPU的效率。I/O设备连接灵活。2020年2月28日3一、总线（Bus）：是计算机中用于CPU、存储器、控制器和输入/输出设备（I/0模块）之间传送信息的公用通道。9.1、总线原理及三态门1、按传送信息的属性分：数据总线（DB）—数据总线为双向传输，位数与机器字长、存储字长有关，一般为8位、16位或32位。地址总线（AB）—地址总线为单向传输，其宽度一般为16位、24位或32位。主要用来指出数据总线上源数据或目的数据在主存储单元或I/O端口的地址。控制总线（CB）—控制总线为双向(输出/输入),传送控制各部件操作的控制信息。还可以起到监视各部件状态的作用(如:查询某个的“忙”或“闲”状态。2020年2月28日42、按连接对象和完成的功能分：①内部总线：CPU内部连接各元件的总线。②外部总线：CPU与存储器和各种功能部件之间的总线。通常这些部件通常制作在插件板卡上，所以连接这些部件的总线一般是主板式或底板式总线。2020年2月28日53、性能指标（数据总线宽度）。总线带宽的大小和时钟频率、总线位数有关。增加数据总线的宽度可使总线一次传输更多数据位。总线带宽=总线时钟频率×总线位数/8例:PCI总线为64位，时钟频率为66MHZ，总线的带宽为：66×64/8＝512MB③I/O总线：这类总线用于主机和I/O设备之间或计算机系统之间的通信（并行、串行）。2020年2月28日62、控制方式1、逻辑符号二、三态(TS)门高阻状态与非功能ZFABF1E0E_______FABEABFE低电平使能高电平使能高阻状态与非功能ZFABF0E1E____2020年2月28日7任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态E=0时，门1工作，门2禁止，数据从A送到B；E=1时，门1禁止，门2工作，数据从B送到A。总线3、总线应用2020年2月28日89.2、总线结构1、单总线结构：把各功能部件连接在单总线上，所有部件间的信息交换都经由单总线进行。（1）Unified-Bus：一元化总线：PDP-11（2）Single-Bus：单总线：IBM-PC外设存储器CPU单总线2020年2月28日92、双总线结构在单总线的基础上再开辟一条CPU与主存之间的通路，形成以主存储器为中心的双总线结构。2020年2月28日10（1）两种总线存储总线:只用于CPU与主存储器的信息交换。速度快，效率高，又减轻了系统总线的负担。I/O总线:用于外设与主机的信息交换。I/O之间也能直接传送，而不需通过CPU。（2）三种形式：（A）以CPU为中心的双总线结构（B）以存储器为中心的双总线结构（C）采用通道或输入输出处理机处理输入输出2020年2月28日11以CPU为中心的双总线存储总线I/O总线外设存储器CPU以存储器为中心的双总线存储总线I/O总线外设存储器CPU2020年2月28日12通道形式的双总线I/O总线存储总线外设外设CPU存储器通道2020年2月28日133、三总线结构：在高速外设与主存储器之间再增设直接存储器访问方式的高速I/O总线（DMA总线）,从而形成三总线结构。存储总线DMA总线I/O总线存储器CPU外设外设2020年2月28日144.多总线结构在主存总线和扩充I/O总线之间引入一种高速总线(如VESA总线、PCI总线等)，将那些高速的大容量I/O设备挂接在这种高速总线上。而低速I/O设备仍然由扩充I/O总线支持。CPUCache/桥局部总线SCSI高速总线扩展总线接口ModemFAX串口扩展总线主存LAN图形设备主存总线2020年2月28日159.3、总线标准一、总线发展及性能总线性能传统总线局部总线XTISAEISAMCAVESAPCI总线宽度8/1616/323216/323232/64I/O位数16163216/323232/16最高时钟488.3310660-33传输速率MB/S48.333240132132/266负载能力886无限制63兼容性——XTISA——ISAEISAMCAISAEISAMCA2020年2月28日16总线性能传统总线局部总线XTISAEISAMCAVESAPCI地址宽度20243232/64信号线数641001431099050中裁方式集中集中集中集中引脚使用非多路复用非多路复用非多路复用非多路复用多路复用并行工作可可64位扩展不不可可可2020年2月28日17二、扩展槽的兼容结构L1M1L10M10XT槽=8位/62芯ISA槽=XT+16位扩展槽EISA槽=双层ISAVESA槽=EISA+视频扩展槽A1B1XTA31B31C1D1C19D19A1B1E1F1A31B31E31F31C1D1G1H1C31D19G19H192020年2月28日18三、PCI总线PCI（PeripheralComponentInterconnect）是一种高性能的32位局部总线(可扩展到64位）。先有标准后有产品，Intel公司于1991年底提出，PCI规范受到许多微处理器和外围设备生产商的支持。PCI是一种高带宽、独立于处理器的总线。它主要用于高速外设的I/O接口和主机相连，如图形显示适配器、网络接口控制卡、磁盘控制器等。1、PCI总线特点2020年2月28日19PCI总线可以在主板上和其他系统总线（如ISA、EISA或MCA）相连接，这样使得系统中的高速设备挂接在PCI总线，而低速设备仍然通过ISA、EISA等这些低速I/O总线支持。在高速的PCI总线和低速的E（ISA）总线之间也是通过PCI桥相连接的。一个系统中甚至可以有多个PCI总线，PCI总线之间也是用相应的PCI桥连接。2020年2月28日202、PCI总线结构2020年2月28日219.4、总线缓冲与总线控制器一、总线缓冲器1、LS244控制端G=0→片选端1G、2G有效→数据A流向Y控制端G=1→片选端1G、2G无效→输出Y=高阻控制端G=0→片选端1G有效、2G无效→数据A1-3流向Y1-3，输出Y4-7=高阻控制端G=1→片选端2G有效、1G无效→数据A4-7流向Y4-7，输出Y1-3=高阻G8位单向数据缓冲器4位双向数据缓冲器2020年2月28日222、LS245方向控制端DIR=1控制端G=1→B=1→数据B流向A控制端G=0→A=1→数据A流向B方向控制端DIR=0AB2020年2月28日23二、总线控制器单控制器总线：在一个单主控设备系统中，所有总线操作都必须由处理器控制，所以无需总线裁决。多控制器总线：每个主控设备都能启动数据传送。决定哪个总线主控设备将在下次得到总线使用权的过程被称为总线裁决。1、种类2020年2月28日24选择裁决方案的两个因素等级性：每个主控设备有一个总线优先级，具有最高优先级的设备应该先被服务。公平性：任何设备，即使是具有最低优先权的设备也不能永远得不到总线使用权。2、总线裁决方式：集中裁决方式，将控制逻辑做在一个专门的总线控制器或总线裁决器中，通过将所有的总线请求集中起来利用一个特定的裁决算法进行裁决。分布裁决方式，没有专门的总线控制器，其控制逻辑分散在各个部件或设备中。2020年2月28日25（1）集中式串行链接方式总线控制部件设备0设备1设备n……BGBRBS数据线地址线BG：总线准许BR：总线请求BS：总线忙2020年2月28日26（2）定时查询方式数据线总线控制部件设备0设备1设备n……BRBS地址线设备线BG0BG1BGn（3）独立请求方式数据线总线控制部件设备0设备1设备nBR0BG0地址线BR1BG1BRnBGn2020年2月28日273、总线控制器件8288输入状态控制输入总线命令表9.42020年2月28日28输入控制信号：CLK：系统时钟，来自时钟发生器，用于总线同步。～S2～S1～S0:状态输入信号,来自CPU，决定控制器输出有效的总线命令。低电平有效。表9.4IOB：总线方式控制信号，高电平I/O总线方式，低电平系统总线方式。～AEN：地址使能信号，通常来自IO口的请求信号，如I/OCHRDY或IOR或信号产生。低电平有效。CEN：命令使能信号，高电平有效。低电平时，禁止所有控制信号输出。根据状态信号S2、S1、S0建立控制时序，为CPU在执行指令时提供输出读写控制命令，可以提供灵活多变的系统配置，以实现最佳的系统性能。2020年2月28日29输出控制信号：DT/～R：数据方向控制信号，。DEN：数据使能控制信号，。MCE/～PDEN：高电平为主控级联使能，低电平为I/O数据使能。ALE：地址锁存控制信号。输出总线命令信号：～MRDC：读存储器命令，读从指定的主存单元中读数据到数据总线上。低电平有效。～MWTC：写存储器命令，将数据总线上的数据写到指定的主存单元中。低电平有效。～AMWC：写存储器命令，比MWTC早出现一个时钟周期。低电平有效。2020年2月28日30～IORC：读I/O端口命令，从指定的I/O端口中读数据到数据总线上。低电平有效。～IOWC：写I/O端口命令，将数据总线上的数据写到指定的I/O端口中。低电平有效。～AIOWC：写I/O端口命令，比IOWC早出现一个时钟周期。低电平有效。输出总线命令信号：～INTA：中断响应型号，表明某个中断请求已被接受。低电平有效。2020年2月28日314、8288的应用8088CPU8位数据总线AD7～AD020位地址总线A19～A8AD7～AD07根控制总线8288控制器2020年2月28日329.5、总线接口及标准1、接口的定义：外部设备与总线连接的逻辑器件。一、总线接口2、接口的功能：①数据转换②数据缓冲与时序配合③提供外部设备和接口的状态④实现主机和外部设备之间的通信联络控制⑤电平匹配和负载匹配2020年2月28日333、接口的分类（1）按数据传输宽度分类①并行接口②串行接口（2）按操作的节拍分类①同步接口②异步接口（3）按信息传送的控制方式分类①有程序控制的输入输出接口②程序中断输入输出接口③直接存储器存取（DMA）接口2020年2月28日34二、接口标准1、IDE总线IDE通过40芯扁平电缆（P175表9.6）将主机和磁盘子系统或光盘子系统相连，1个IDE接口最多连接2个设备，为此，当前大多数微机系统中设置了2个IDE接口，可连接4个设备。2、EIDE在IDE基础上通过多方面的技术改进，性能得到很大提高，EDIE后来称为ATA-2。不久又推出了传输率更高的ATA33和ATA66。前者传输率为33MB/sp后者传输率为66MB/s，目前最新的接口标准为ATA-300。并行接口2020年2月28日352、SCSI接口SCSI总线接口具有高传输率，可连接多个设备等特性，并有相对独立的高级命令系统。它不仅用来连接硬盘，还可以连接众多外部设备，如硬盘阵列、光盘、激光打印机、扫描仪等。SCSI-1：定义了50根信号线（P176表9.7），最大传输率为5MB/s，电缆长度可达25米，最多可连接七个设备。SCSI-2：传输速率为10MB/s。16位、32位数据总线，传输速率20MB/S，可连接的设备达到了15个。兼容SCSI-1。2020年2月28日36SCSI-3：UltraWide-SCSI：这种接口的工作方式是在SCSI-2的架构下将总线时钟频率再提高一倍，使用8位数据总线宽度的传输率就可以达到20MB/s，而在16位数据总线上可达40MB/s的传输速率。Ultra2SCSI：是目前应用得最广泛的SCSI接口，这种接口方式采用双通道来提高总体传输速率，在8位数据总线上就可达到40MB/s的传输速率，扩展到16位宽度则可达到80M