NO1 Quartus II的使用方法

1数字电路与数字逻辑2目录QuartusII软件使用QuartusII软件下原理图输入设计法学习QuartusII器件编程3第一部分：QuartusII软件使用熟悉QuartusII软件的操作环境；QuartusII软件下载，安装时要注意破解步骤41、使用QuartusII软件之前，请确保软件已正常破解若启动QuartusII时看到如下界面，则说明软件尚未正常破解，需要破解后才能正常使用：将本机D:\Altera目录下的License.Dat文件中的MAC号即完成破解;右图所示为查看本机MAC地址（实际地址）的方法。52、QuartusII主界面操作环境1、ProjectNavigator（工程管理器）2、Messagewindow（信息窗口）2、Statuswindow（状态窗口）63、常用工具栏Toresetviews:1.ToolsCustomizeToolbarsResetAll2.RestartQuartusIIWindow&newfilebuttonsCompilerreportFloorplanExecutioncontrolsDynamicmenus若QuartusII界面上一些默认的按钮被关闭，影响使用，可按右边的操作步骤来复原一、建立工程项目（工程目录、名称和选择合适器件）二、编辑设计图形文件（放置元件、连线、设定输入输出管脚名称）三、编译设计图形文件（检查电路是否有错误）四、仿真设计文件（得到仿真波形验证设计结果:功能仿真和时序仿真）第二部分：QuartusII软件下原理图输入设计法学习8工程创建时的准备工作QuartusII通过“工程（Project）”来管理设计文件，必须为此工程创建一个放置与此工程相关的所有设计文件的文件夹；此文件夹名不宜用中文，也最好不要用数字，应放到磁盘上容易找到的地方，不要放在软件的安装目录中；建立完工程文件夹后再进行后续操作……一、建立工程项目91、项目创建向导工程文件名，任取，建立在用户自己的目录下，不要使用软件的安装目录或系统目录选择工作路径顶层实体名，一般和工程名相同文件菜单基于已有项目创建工程（一般不使用）10添加用户的设计文件•Graphic(.BDF,.GDF)•AHDL•VHDL•Verilog•EDIFNotes:•Filesinprojectdirectorydonotneedtobeadded•Addtoplevelfileiffilename&entitynamearenotthesame-选中待添加的文件后点击“Add”，若暂无文件，直接点击“Next”Adduserlibrarypathnames•Userlibraries•MegaCore®/AMPPSMlibraries•Pre-compiledVHDLpackages2、为创建的工程添加设计文件11选择CPLD/FPGA器件型号选择CPLD/FPGA器件所属系列3、器件选择本EDA实验背板所使用的器件为ALtera公司MAXII系列（Family）的EPM240T100C5（Avaliabledevices）12选择第三方EDA工具（如ModelSim、Synplify等）这里不需要4、EDA工具设置135、完成!（1）工程创建完毕，界面上在工程管理器处出现所选用的器件系列、器件名及工程文件名“epm240”；（2）可以看出：软件界面没有明显变化，需要用户再建立设计文件。14关于创建工程的补充说明（1）指定工程所在的工作库文件夹、工程名及设计实体名；（2）将设计文件加入工程中；（3）选择仿真器和综合器类型（默认“None”为选择QuartusII自带的）；（4）选择目标芯片（开发板上的芯片类型）；（5）工具设置（若都不选择，则使用QuartusII自带的所有设计工具）；（6）结束设置。工程建立后，若需要新增设计文件，可以通过Project/Add_Remove……在工程中添加新建立的设计文件，也可以删除不需要的设计文件。编译时将按此选项卡中列出的文件处理。二、编辑设计图形文件1.建立原理图文件1.建立原理图文件弹出新建文件对话框AHDL文本文件流程图和原理图文件网表文件在线系统文件VerilogHDL文本文件VHDL文本文件1.建立原理图文件执行File-Saveas…命令，把它另存为文件名是BiJiaoQi的原理图文件，后缀名为.bdf选中后使该文件添加到刚建立的工程中去将文件添加到工程中2.编辑输入原理图文件如图3.21，右侧空白处就是原理图的编辑区图形编辑界面2.编辑输入原理图文件比较器的完整原理图比较器的原理图2.编辑输入原理图文件1）元件的选择与放置双击鼠标的左键，将弹出Symbol对话框，或单击鼠标右键，在弹出的选择对话框中选择Insert-Symbol，也会弹出该对话框。如图3.23所示P44基本元件库Logic子库包含与门、或门和非门重复-插入模式选否作为流程图模块插入符号选否Symbol对话框2.编辑输入原理图文件1）元件的选择与放置放置元件后的界面图其它元件可以通过复制和选择重新插入新元件得到2.编辑输入原理图文件1）元件的选择与放置打开pin引脚子库，选择input管脚和插入逻辑元件一样插入原理图中放置管脚2.编辑输入原理图文件1）元件的选择与放置元件放置完成2.编辑输入原理图文件2）连接各个元件符号把鼠标移置一个input元件连接处，单击鼠标左键，移到要与之相连的非门元件的连接处，松开鼠标即可连接两个要连的元件如图3.24所示2.编辑输入原理图文件3）设定各输入、输出引脚名双击任意一个input元件，将会弹出图3.25所示的引脚属性编辑对话框引脚属性编辑对话框2.编辑输入原理图文件3）设定各输入、输出引脚名编辑好所有引脚后保存三、编译设计图形文件执行Processing-StartCompilation,进行编译执行编译命令输出信号对输入信号延时时间报告编译结束后会出现错误和警告提示四、仿真设计文件1、新建用于仿真的波形文件2、设置仿真时间3、设置输入信号波形4、进行功能仿真1、新建用于仿真的波形文件执行File-New…命令，可建立和编辑的文件有三类：器件设计文件DeviceDesignFiles、软件文件SoftwareFiles和其他文件OtherFiles。波形文件图2.30新建波形文件2、设置仿真时间波形编辑界面执行Edit-EndTime…命令，设置合适的时间执行Edit-GridSize…命令，设置合适的时间3、设置输入信号波形先用鼠标左键单击并拖动鼠标选择要设置的区域，单击工具箱中按钮ForcingHigh(1)则该区域变为高电平。设置后的波形编辑输入信号：设置时钟信号的波形参数，先选中需要赋值的信号，然后鼠标右键点击此图标弹出Clock对话框，在此对话框中可以设置输入时钟信号的起始时间（StartTime）、结束时间（EndTime）、时钟脉冲周期（Period），相位偏置（Offset）以及占空比。：给信号赋计数值，先选中需要赋值的信号，然后鼠标右键点击此图标弹出如下图所示的CountValue对话框，然后赋值。CountValue对话框的Counting页CountValue对话框的Timing页设置输入信号后保存文件，文件名默认，执行Processing-Startsimulation命令，进行仿真执行编译命令4.进行功能仿真QuartusⅡ软件中默认的是时序仿真，如果进行功能仿真则需要先对仿真进行设置，步骤如下：1）选择QuartusⅡ主窗口Assignments菜单下的Settings…命令，可以进入参数设置页面，如下图所示，然后单击SimulationSettings，在右边的对话框中的Simulationmode中选择“Functional”；2）选择QuartusⅡ主窗口Processing菜单下的GenerateFunctionalSimulationNetlist命令，生成功能仿真网表文件；3）选择QuartusⅡ主窗口Processing菜单下的StartSimulation进行功能仿真。功能仿真满足要求后，还要对设计进行时序仿真，时序仿真可以在编译后直接进行，但是要将上图中的Simulationmode中设置为“Timing”，设置好以后直接选择StartSimulation命令，执行时序仿真。一、编程硬件与编程模式二、器件设置和引脚的锁定三、编程下载设计文件第三部分：QuartusII器件编程一、编程硬件与编程模式Altera编程硬件MasterBlaster下载电缆ByteBlasterMV下载电缆ByteBlasterⅡ下载电缆USB-Blaste下载电缆Altera编程单元APUProgrammer具有四种编程模式：被动串行编程模式（PSMode)、JTAG编程模式主动编程模式（ASMode)和插座内编程模式（In-Socket）调试时使用烧写到专用配置芯片中1、JTAG编程下载模式此方式的操作步骤主要分为3步：选择QuartusⅡ主窗口的Tools菜单下的Programmer命令或点击图标，进入器件编程和配置对话框。如果此对话框中的HardwareSetup后为“NoHardware”，则需要选择编程的硬件。点击HardwareSetup，进入HardwareSetup对话框，下页图所示，在此添加硬件设备。配置编程硬件后，选择下载模式，在Mode中指定的编程模式为JTAG模式；确定编程模式后，单击添加相应的counter.sof编程文件，选中counter.sof文件后的Program/Configure选项，然后点击图标下载设计文件到器件中，Process进度条中显示编程进度，编程下载完成后就可以进行目标芯片的硬件验证了。编程下载对话框1、JTAG编程下载模式AS主动串行编程式的操作步骤如下：（1）选择QuartusⅡ主窗口Assignments菜Device命令，进入Settings对话框的Device页面进行设置，如右图。2、AS主动串行编程模式2、AS主动串行编程模式（2）选择QuartusⅡ主窗口的Tools菜单下的Programmer命令或点击图标，进入器件编程和配置对话框，添加硬件，选择编程模式为ActiveSerialProgram；（3）单击添加相应的counter.pof编程文件，选中文件后的Program/Configure、Verify和BlankCheck项，单击图标下载设计文件到器件中，Process进度条中显示编程进度。下载完成后程序固化在EPCS中，开发板上电后EPCS将自动完成对目标芯片的配置，无须再从计算机上下载程序。50二、器件设置和引脚的锁定通常，如果用户不对引脚进行分配，Quartus软件会自动随机为设计分配引脚，这一般无法满足需求。在开发板上，FPGA与外部器件的连接是确定的，其连接关系可参看附录。如果选择数码开关SW1和SW2分别代表输入信号a和b、LED15和LED16代表输出信号s和cout，则通过附录查表可知它们分别对应CPLD的引脚PIN_39、PIN_38、PIN_15和PIN_16。51选择Assignments-Pins命令，打开引脚规划器（PinPlanner），如下图所示。接着双击信号a的Location栏，在下拉框中选择PIN_39，其它信号通过相同的办法进行分配。52•在仿真正确，并锁定自定引脚后，对项目再次编译;•时序仿真:时序仿真不仅可以仿真其逻辑功能是否正确，同时可以仿真出信号之间的时间延迟。时序仿真又称后仿真，通常是在编译完成后进行再次选择Processing-SimulatorTool，并将仿真模式设为“Timing”，然后点击Start按钮。最后点击Report按钮查看仿真结果，结果如下图。与功能仿真结果图相比较，可以看出时序仿真的输出带有一定的延迟。53三、编程下载设计文件1.用USB连接线连接DE2和电脑，选择Tools-Programmer命令，打开配置