第二章逻辑门电路

1数字电路与逻辑设计第二章（2）2.5.3TTL逻辑门的动态特性由于逻辑门内部晶体管存在着电荷存储效应(电容效应)，逻辑门对输入信号变化(边沿)的响应不能立即完成。存在着过渡过程，其过渡时间用平均传输延迟时间(tpd)描述。tpLHtpHLpdttpdtpdtpd12imV12omV理想化处理()2pLHpHLttioioio平均传输延迟时间tpd3tpd和逻辑器件的传输延迟tpd取决于逻辑器件的电路结构和制造材料。TTL门：9nS、HCCMOS门：8~14nS、ECL(100K)门：0.75nS输入信号vi的脉冲持续时间应大于tpd，输出信号vo才能完成响应。如输入脉宽小于tpd，则输出vo不能产生完整响应，vo会保持在原电平上基本不变。&viABF=vo(对称方波)fmax：fmax=1/(2tpd)tpdtpdvivo4传输延迟的仿真脉宽=100nS脉宽=200nS25KHzivov由仿真知,门延迟tpd150nS.见tpd150nS500KHz当输入信号脉宽tpd的情况，输出vo如图。当输入信号脉宽tpd的情况，输出vo如图。当输入信号脉宽tpd的情况，输出vo如图。5VVCCABFAB(2SC22221N4148)io5VVOLVOH20uS1uS1uS20uS5交流噪声容限&viABF=votpdtpdvivotpdtpdvivo当输入脉冲宽度接近门的tpd时()，门不能完成对输入的响应。幅度(交流噪声容限)静态噪声容限传导延迟——信号的另一种延迟产生传输延迟tpd的原因是器件内的电容效应。电信号在介质中传导一定距离后，也会出现时间延迟。称这种延迟为传导延迟(tcd)。传导延迟取决于传输系统(器件)的信号传导介质和传导距离。传输系统(器件)vivotcdtcdvivo与传输延迟tpd不同，即使输入脉冲宽度窄于系统的传导延迟tcd，经tcd时间后，输入信号vi仍无失真地传导到输出端为vo。传输延迟tpd7传输延迟传导延迟延迟传输延迟(tpd)器件内的电容效应输出信号的上升沿、下降沿变缓、滞后。被理想化处理后，表现为输入信号波形滞后延迟tpd输出不能产生对输入脉冲的响应。传导延迟(tcd)传输介质、路径长度输出信号波形不变，是输入信号波形的tcd滞后延迟。输出信号波形不变，是输入信号波形的tcd滞后延迟。tpd8器件的功率损耗静态&vivo+VCCiCCt0VOHvot0IOFFiCCPOFF=VCC×IOFFt0VOLvot0IONiCCPON=VCC×IONP=PON+POFF2动态t0vot0I平均iCCP=VCC×I平均表2.8.1(p63)给出几类逻辑门的空载静态功耗：TTL：10mWLSTTL：2mWHCCMOS：0.125mWECL(100K)：40mWR1R3R4VT1VCCVT2VT3VT4VT5ABCR2R592.5.4其它类型的门电路BA+B―线或”A•B―线与”ABABA•B=A+BA+BA+BA+B或非门RVCCR2AABAB10与或非ABABCDCDAB+CDAB•CD=AB+CDAB+CDAB+CDABABBAABAB•AB=AB+AB=ABAB+AB=ABABAB异或11复习多个入端并接短地时的输入端电流：与非门（与门）多个输入端并接地时，流出总电流仍为IIS，VCCR1VO=VOHR3VT2VT53KvB111CCBISVVRI1VIISIISIIS。-0.5-0.50.51.02.0-1.0-1.5-2.0iI/mAvI/VIIH(40A)IIS1.4VIIS1.4mA。&IIS12或非门(或门)输入端有多个并接时：并接接地时，每个输入端流出电流IISIISAABA•B=A+BA+BA+B或非门BVCCA+BIIS2IIS≥1IISIISn×IIS13多个输入端并接时的输入电流：≥1n×IIS&IIS&n×IIH多个输入端并接地(低电平)多个输入端并接高电平Vi≥VIH≥1n×IIHVi≥VIH与非门(与门)或非门(或门)++2.5.5集电极开路逻辑门(OC门)ABF集电极开路OC与非门&OC门符号OC门应用时须外加上拉电阻RL，ABF=ABOC与非门V’CCVCCRL&V’CCRL输出高电平截止V’CC输出低电平饱和VCE(sat)5状态管T5vOvovO15OC门可以实现“线与”由于OC门输出端的集电极呈开路，可通过共用上拉电阻实现“线与”。OC与非门的线与ABF=ABCDV’CCVCCRLCDVCCABCDFAB&AB&CDCD+V’CCRL线与16的输出端不可直接连接！R1R3R4VT1VCCVT2VT3VT4VT5ABCR2R5F1R1R3R4VT1VCCVT2VT3VT4VT5DEFR2R5F2如果A、B、C使F1为高电平，(VT4导通、VT5截止)同时D、E、F使F2为低电平，(VT4截止、VT5饱和)则两门输出端间会出现较大的电流。使：输出端的电平不定。严重时会使门器件过流损坏非法线与17门输出端的直接连接：普通逻辑门的输出端不可直接连接。直接连接会出现―非法线与”的异常。11AB×特例情况：11AF=A。不会出现输出一高一低电平的情况。A、B两个电平不同时，输出电平不等(一高一低)，会致使输出逻辑电平不定或损坏器件。18RL≤V’CC-VOHminnIOH+mIIH上拉电阻RL的选取：OC门输出高电平vOH时：OC门输出高电平时，每个OC门内的输出管VT5截止。IOH为VT5的穿透电流(ICEO)。IOH可按恒流处理。vOH=V’CC-ICC•RL≥VOHminICC=nIOH+mIIHn个OC门输出端“线与”+V’CC&1&2&nVILVILVILIOHIOHIOHRLvOHICCnIOHmIIHm个输入端IIH11≥1m’IIH可按恒流处理。RL不应过大VOH&219OC低电平：OC门输出低电平vOL时：OC门输出低电平时，OC门的灌入电流iO1随RL的减小而增大。iO1=iCC+m’IIS≤IOLmax=I灌流maxiCC=≤IOLmax–m’IISV’CC–VOLmaxRLRL不应过小!VOLRL≥IOLmax–m’IISV’CC–VOLmax+V’CC11&2≥1m’RLvOLiCCm’IISm’个IIS与非门IISVIHVILVILiO1VOHVOHIIS可按恒流处理&n&2&1或非门IIS20OC门的应用：线与ABCDFAB&AB&CDCD+V’CCRL线与可提供高驱动电压，大驱动电流。&V’CCRL构成总线输出：多个逻辑门分时段共用同一条输出线+V’CCRL&&&1总线负载2.5.6三态门ABD高电平低电平ENVT3/4VT5导通截止F截止截止高阻三态门符号EN=高电平时使能：(Enable)FABEN=低电平时不使能：输出端对地呈高阻同时VT2A、B饱和/截止截止VT1+VCCVT2VT4VT5ABAEBNFDENVT3&ABENEN三态：输出高电平输出低电平输出端呈高阻低电平使能FABEN=低电平时使能：EN=高电平时“不使能”使输出端对地呈高阻。VT1+VCCVT2VT4VT5ABAEBNFDVT31EN&ABENEN1ABC什么功能？三态门的应用:当有多个逻辑门需要通过同一条输出线(总线)向后级输出信号时，每个逻辑门应该为三态门。••••••后级&ABEN1CDENFe三态非门的一种符号工作时，各逻辑门应分时向总线送出信号，不可同时被使能。如果多个门被同时使能，会出现“”的情况。某门被使能输出时，其他门的使能端应无效，使输出端呈高阻态。总线构成总线输出的结构24双向数据传输——EN=1，数据从左传向右“”。EN=0，数据从右传向左“”。1EN1数据数据252.5.7TTL电路的改进系列1.74S系列(肖特基系列)(1)肖特基二极管(SBD)N金属、半导体接触面形成势垒层。(空间电荷区)势垒层有着单向导电性。肖特基二极管内只有自由电子一种载流子，没有空穴。正向导通时没有非平衡存储电荷，相当于没有扩散电容，因而其高频、高速工作的性能优于普通二极管。肖特基二极管的正向阈值电压较低，约为0.3～0.4V。(ScottkyBarrierDiode)26(2)肖特基晶体三极管+VCC+–+–RBRCvIvO双极型管关断时间toff中的ts(存储时间)是基区多余存储电荷的消散时间，为减小ts，应限制管饱和时的饱和深度S。mBSBSIIIBmT()在输入高电平vIH使T饱和时，DK导通，分流基极输入电流。降低饱和深度。在输入低电平vIL使T截止时，DK也截止（DK不影响T的截止状态）。为抗饱和三极管，有着开关工作速度快的特点。vIDK2774S系列TTL与非门28（2）74LS系列（低功耗肖特基系列）74AS系列：先进肖特基系列74ALS系列：先进低功耗肖特基系列，。29退出饱和存储时间(ts)TTL门电路内的晶体管在动态工作时交替地工作在饱和、截止状态。饱和时管内基区存储有多余电荷，在管退出饱和时有着存储时间(ts)的过渡过程。这使得TTL门的开关速率不足够快，传输延迟tpd不足够小。VCCVT4VT5ABABABABABFR1ECL门电路内的晶体管在工作时不进入饱和状态。因而ECL门的开关工作速率快，tpd可小于0.1nS。302.6ECL逻辑门ECL：EmitterCoupledLogic(发射极耦合逻辑)以ECL或非门为例1VEE(-5V)VT5VT2VT3ABF1=A+BReVT1VT4F2=A+BABABAB――(-1.2V)RcA+BA+B31ECL电路的传输特性oi-1-2-1-20VIH:-1.1~-0.8VVOL:-2~-1.65V-2~-1.5V:VILVOH:-1~-0.8VF1=A+BF2=A+BVEEVT5VT2VT3ABReVT1VT4ABAB(-1.2V)Rc32ECL电路的主要性能特点：(1)工作速率快，tpd1nS。(由于内部管不饱和，没有存储时间，电压变化幅度小)(4)器件功耗大，60～80mW。(由于输出管工作于放大状态，不出现开关(2)带负载能力强，一般可扇出系数10。(由于射极输出。)(3)对外的噪声干扰小。尖峰电流。)(由于输出管处于放大状态)(5)抗外部干扰的能力弱。(高、低电平差小，噪声容限小，仅0.2V)（74LS系列每逻辑门功耗仅约2mW）332.7CMOS反相器PBLWSGDN+N+CGDCGSCGBCBSCBDiDRSS’BS’SDD’RDD’DBDDBSGMOS管的瞬态模型DSBGCGSCBCCBDCBSN+PN+CGDGDSBSiO2CGCMOSN沟道增强型MOS管(NEMOS)的结构示意NEMOS管的符号MOS管内的电容分量34iDvDSVDDVOL0vGS=viL＝vGS=viHVOH:-1/RDRD较大viHviLRD++VDD－o理想的输出响应波形。实际的输出响应波形(仿真):变化边沿不理想，由于管内的电容分量。oi①②③④电阻负载反相器352.7.2CMOS反相器CMOS——ComplementaryMOSviVT1VT2voViL(0V)截止区可变电阻区VOH(VDD)ViH(VDD)可变电阻区截止区VOL(0V)电压传输特性vo(vi)空载电流特性iD(vi)VT1、VT2均处于饱和区放大状态VT1+VDDVT2vivo++iD362.静态输入特性vIvO输入保护电路栅极等效电容iIiI因而，CMOS门的扇出系数(带同类门的个数)较大，可达50。因而，当CMOS门的输入端仅有接地电阻R时，一般可按“接地”处理。1CMOS门应用时，输入端不应开路。输入端开路时，输出电平为VDD/2。1RiI373.静态输出特性(1)低电平输出时VT1VT2截止——随着灌流负载RL减小，灌流IOL增大，输出(低电平)电压上升。(2)高电平输出时iDvDS0