Clock、Data-Jitter测试分析技术

数字系统数字系统Jitter测试分析技术高级系统工程师：孙灯亮[e-mail]:13311666265目录4抖动的概念4抖动的成因4常见的抖动术语4抖动的分解以及新的抖动术语4抖动测试分析方案时钟/数据抖动影响了数字系统的性能和可靠性8在同步系统如SDH,传输时钟的抖动影响子系统的同步,过大的抖动直接造成误码,或减低了信号的消光比ER(等同电信号的信噪比SNR)。所以ITU-T,Bellcore,ANSI都制定模板Mask来检定眼图是否拥有过大的抖动，以及测量传输时钟的抖动漂移。8传统的并行式数据通信，即多通道数据与时钟分别传送，往往因为PCB阻抗不匹配，传输路径不一致而产生建立与保持时间违反。当速度增加的时候，准确控制传输时延显得异常的困难，今天新颖的数据通信都已经是串行了，不单只使用一对差分线来传送数据，以减低信号EMI的干扰，更往往将时钟嵌入在数据中，而接收端则使用CDR从数据中恢复时钟出来。所以，若数据的抖动过大，频率过高，接收端的CDR将无法恢复时钟而导致误码。所以需要控制系统的时钟与输出的数据抖动。8抖动直接减小了逻辑数字系统的建立保持时间的余量，严重的影响逻辑运作。8。。。。。。什么是抖动?8定义:“信号的某特定时刻相对于其理想时间位置上的短期偏离为抖动”8参考:BellCommunicationsResearch,Inc(Bellcore),“SynchrouousOpticalNetwork(SONET)TransportSystems:CommonGenericCriteria,TR-253-CORE”,Issue2,RevNo.1,December19978快过10Hz的偏离为:抖动Jitter8慢过10Hz的偏离为:漂移Wander8参考:ITU-TRecommendationG.810(08/96)“DefinitionsandTerminologyforSynchronizationNetworks”抖动vs漂移抖动vs相位噪声vs频率噪声8假设：W(t)=W(2πfdt+ϕ(t))8W(t)=带有相位调制的波形函数8fd=波形函数的频率8ϕ(t)=相位调制函数Idealclock:Jitteredclock:)2sin(tfcπ())2sin(2sin10134tftfccπππ+)2sin(10134tfcππJitter:UI328抖动波形函数J(t)=ϕ(t)8抖动J=∆ϕ,∆ϕ=相位噪声8相位Φ(t)=2πfdt+ϕ(t)8频率f(t)=Φ(t)=fd+ϕ(t)8频率噪声∆f=f(t)-fd=ϕ(t)=J(t)8所以抖动的变化与相位的变化成正比，而抖动的变化率在频谱上以频率噪声的方式显现出来。π21π21dtdπ21dtdπ21dtdπ21dtd目录4抖动的概念4抖动的成因4常见的抖动术语4抖动的分解以及新的抖动术语4抖动测试分析方案抖动的成因8热噪声8注入噪声(EMI/RFI)8线路不稳定性8上游时钟8（其它）热噪声8随机性的,是多个随机抖动源的组合性现象8因为8内部热能现象8FlickerNoise,ShotNoise8热能的原子与分子振动8分子的解体8外部的宇宙射线8因热噪声所导致的抖动的分布是高斯与无边际的8确定性的,能被确认为一些固有的成因8例如：电源0地噪声0Vdd噪声8例如：晶振–热能的与机器性的噪声8例如：由相邻通道的时钟或数据跳变所造成的电磁性串扰8码间干扰ISI:不同长度的连续“1”与“0”在带宽有限的系统中受到不同的衰减，导致长连续的“1”或“0”到达比短“1”与短“0”更高的电平，在接续这些长“1”或长“0”后的跳变，信号需要比短“1”与短“0”更多的时间才能到达门限电平，这些时间上的偏离就导致信号的抖动，不同长短“1”与“0”之间的干扰导致数据相关抖动即ISI。8占空比失真DCD:因上升沿速率与下降沿速率的不对称性所造成的时钟周期上的偏离，即占空比失真。8确定性抖动分布是有边际的，其频谱通常呈现抖动源的各个谐波8例如：电源干扰所造成的周期性抖动Pj,在频谱上通常呈现其基频的多次谐波8例如：通常使用重复的码形来检验系统的ISI，因为码形是周期性重复的，在频谱将呈现为固定间距的多次谐波注入噪声C_compL_pkgR_pkgC_pkg1234FallRise5电路的不稳定性8PLL问题8有限的锁相环带宽–锁相环只能跟踪在其带宽以下的低频抖动，一般不能承受高频的抖动8检定器的死区振动–连续相同的NRZ码不造成任何的信号跳变,在此情况下，PLL的VCO频率会向其自然的晶体频率而漂移8同步开关噪声8当多个输出端同时开关至同一的状态时，往往会产生电流上的毛刺，继而导致Vcc与GND的毛刺，与判断门限电压的偏移8互连阻抗不连续，互连损耗8（其他）上游的参考时钟4收发器发送的数据是以参考时钟为基准的，如果参考时钟抖动过大。。。4Makeskeepingyourjitterbudgetdifficult0Notsorandomandalwayschanging0Multiplesourcespossible0Reasonforclockrecoverycircuits0Definesrangeofcircuitoperation0Distributionerrorsanddelays4ContributestosystemjitterTransmitterReceiver•ThermalNoise(RJ)•DutyCycleDistortion(DCD)•PowerSupplyNoise(RJ,PJ)•Onchipcoupling(PJ,ISI)•Lossyinterconnect(ISI)•Impedancemismatches(ISI)•Crosstalk(PJ)•TerminationErrors(ISI)•ReferenceClock小结：抖动的成因小问题4测量一个2.5Gbps的通过长互连传输后的信号，眼图如右图。如何查找到抖动的源泉？目录4抖动的概念4抖动的成因4常见的抖动术语4抖动的分解以及新的抖动术语4抖动测试分析方案周期抖动PeriodJitter4周期抖动是测量信号周期(Period)在多个周期(cycles)Period间的变化4平均值0(所有测得的信号周期的平均值)4标准偏差0(所有测得的信号周期的RMS值)4峰-峰值0(测得的信号周期的最大与最小值之差)周期到周期抖动Cycle-to-CycleJitter4周期到周期抖动是测量信号相邻周期之间的变化4平均值0(所有测得的信号相邻周期差的平均值)4标准偏差0(所有测得的信号相邻周期差的RMS值)4峰-峰值0(测得的信号相邻周期差的最大与最小值之差)4这是周期抖动的差分测量！时间间隔误差TimeIntervalError4TIE是被测信号相对于一个已知的或内嵌的时钟的定时错误.4平均值.0(所有测得的定时错误的平均值).4标准偏差.0(所有测得的定时错误的RMS值).4峰-峰值.0(测得的定时错误的最大与最小值之差).4TIE的测量需要参考时钟.常见的抖动术语小结P2P3P4P1PeriodJitter=18.3psRMS(0.990/1.010/0.980/1.020)Cy-CyJitter=36.1psRMS(0.020/-0.030/0.040)TIE=9.6psRMS(-0.010/0.000/-0.020/0.000)0.990ns1.010ns0.980ns1.020ns0.0ns0.990ns2.000ns2.980ns4.000ns0.020ns-0.030ns0.040ns-0.010ns0.000ns-0.020ns0.000nsperiodcy-cyTIETIE测量涉及时钟恢复4许多串行总线，我们很难找到被恢复的时钟，这时我们可以采用软件的方式恢复时钟，最常用有两种方法：4LinearLeastMeansSquaredFitted（最小二乘法）0Aclockisconstructedusingtheavailabledata.Thefrequencyoftheclockissettothemeanfrequencyofthedata.ThephaseoftheclockisadjustedtominimizeTIE.4GoldenPLL（黄金PLL）0Aclockisconstructedusingtheavailabledataasabove.ButastheTIEmeasurementwalksthroughthedata.ThePLLtracksthedataadjustingfrequencyandphaseuptoapresetbandwidthlimit.MuchlikeaHWPLLtracks.目录4抖动的概念4抖动的成因4常见的抖动术语4抖动的分解以及新的抖动术语4抖动测试分析方案抖动的组成结构8TotalJitter(Tj)总体抖动8RandomJitter(Rj)随机抖动8DeterministicJitter(Dj)确定性抖动0PeriodicJitter(Pj)周期性抖动(注意：与周期抖动PeriodJitter不同)0DutyCycleDistortion(DCD)占空比失真0Inter-SymbolInterference(ISIorDDJ)码间干扰，数据相关抖动8随机抖动的统计分布是正态高斯分布8直方图(有限的采样数)↔概率密度函数pdf呈现高斯分布(数学的模型)8因为随机抖动是高斯分布，所以是无边际的。按理论，随机抖动的峰峰值随测量时间变长而增加。8所以随机抖动的衡量参数是均方差RMS（即σ）。随机抖动RJ8确定性抖动不是高斯分布，通常是有边际的。8直方图=pdf概率密度函数。8确定性抖动的衡量参数用峰峰值PK-PK。确定性抖动DJRJDJ8TIEvs.time时间间距误差随时间的变化是一重复的，周期性波形8效果等同于频率调制FM8可能的抖动源–电源的EMI干扰与扩频时钟SSC的调制信号周期性抖动PJ8不对称的上升边沿速率与下降边沿速率8不适当的判断门限选择占空比失真DCD8ISI又称为DDj数据相关抖动或PDj码型相关抖动8因为有限的带宽限制8驱动器Driver8对比器Comparator8PCB线路与电缆的散射（衰减、损耗、阻抗不连续性导致的反射）对经常切换的“1,0,1,0,…”的高频信号，衰减比连续的“1,1,1,1,0,0,0,0,…”的低频信号要来得厉害。所以长的连续不变码到达更高的电平，在跳变时需要更多的时间才能到达门限电平，导致信号抖动。因为这个抖动的幅度与码型相关，所以又称码型相关抖动。8因为阻抗不匹配导致信号反射。反射的信号叠加在原来的信号导致幅度增加而最终使转换电平所耗费的时间更多，从而产生抖动。码间干扰ISIDDJ不一样的电平=总体抖动TJ8若两个变量是独立的,两个独立变量之和的概率密度函数pdf是两者的概率密度函数的卷积pdf:Tj=DjRj(convolution)Dj=µ+-µ−眼睛张开度vs误码率pdf1pdf2cdf20.5UI12ABC0UI1UIEyeopenforBER@1.0E-12-0.5UI1.5UIcdf11100UI1UISampleTimeτJT(τ,W,σ)τ=SampleTime;W=Pk-PkofDj;σ=RMSofRj,TD=TransitionDensityofabitJT(τ-UI,W,σ)Jitterpdfshifted1UILBER(τ,W,σ)=TD*∫+∞τJT(τ,W,σ)dτRBER(τ,W,σ)=TD*∫τ−∞JT(τ,W,σ)dτ+TBER(τ,W,σ)=LBER(τ,W,σ)+RBER(τ,W,σ)由于右边信号跳变所造成的误码由于左边信号跳变所造成的误码考虑一接收器在某一时刻τ,进行信号取样，错误地读取一个bit而产生误码的概率为：将右边信号跳变误当为左边的而导致误码将左边信号跳变误当为右边的而导致误码8Bathtu