一种基于FPGA的32位快速加法器设计-岳伟甲

327201172011－04－221981—1958—。【】FPGA322300313243232。TP23A1006－0707201107－0078－04。1carry-skipad-der、darry-selectaddercarrysaveadderCSA。23。。4832。1432x1y12c1S1c2S1=x1y1c11c2=x1y1+x1c1+y1c12iSi=xiyici3ci+1=xiyi+xici+yici4ci+1=xiyi+xi+y()ici5gi=xiyipi=xi+yici+1=gi+picici=gi－1+pi－1ci－10ci+1=gi+pigi－1+pipi－1gi－2+…+pipi－1…p2p1g0+pipi－1…p2p1p0c06ci=gi－1+pi－1gi－2+pi－1pi－2gi－3+…+c0i－1j=0pj=gi－1+∑i－1m=1gi－m－1i－1j=i－mpj+c0i－1j=0pj7。781。18448。3244。107281507281532071。44。4832。44。322。2432324。。。3。8281。。x'iy'i324c'8c'16c'24。cipiqix'i=0i=01…78y'i=sii=01…79pi=y'ii=01…710qi=0i=01…7118、97ci=∑i－1j=0y'j·c0i=12…812。c'8=c8133282。282ab8dcc'。x。c=1abd97FPGA32aMAX=bMAX=11111111B=255D14dMAX=aMAX+bMAX=11111110B=254Dc=115xc=1。c=0dMAXdMAX=11111111B=255Dc=016x=1c'=1。c'=x·d0·d1·d2·d3·d4·d5·d6·d7c=017c'=x·d0·d1·d2·d3·d4·d5·d6·d7+c18c'16=c8·c0∏15i=8si+c819c'24=c16·c'16∏23i=16si+c16=c16·c8c0·∏15i=8si+c8∏23i=16si+c16=c16·c8·c0∏23i=8si+c16·c8·∏23i=16si+c1620c'32=c24·c'24∏31i=24si+c24=c24·c16·c8·c0·∏23i=8si+c16·c8·∏23i=16si+c16∏32i=24si+c24=c24c16·c8·c0·∏32i=8si+c24c16·c8·∏32i=16si+c16c24·∏32i=24si+c2421i=3233533。428。。44250%。1。13232320144121132450%32FPGA。3FPGAFPGAAlteraQuartus8．0Modelsim6．1g6。AlteraEP1K100QI208－2。FPGAtestbench7、、。testbenchverilogHDL8。408http//scbg．jourserv．com/44832。。42DDSDDS。1．FPGAJ．2000557－60．2．J．2004134－38．3．J．2003465－68．4．CORDICFPGAJ．2008875－78．5StephenBrownZvonkoVranesic．VHDLM．．2004．6SteveKilts．FPGAM．．2009．7．AlteraFPGA/CPLDM．2005．8．VerilogDDSD．2007．檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶檶734M、TFRTW。。。1．J．20077164143－4146．2．BSJ．2007305551－554．3．J．201029368．4．J．20103127－9．5．“”J．2008146－47．6．J．20053012－5．7．QC－LD-PCJ．2008361063－65．18FPGA32