DSP复习总结(精)

一.数字信号处理概述1.DSP的优势:可控性强,稳定度高,精度高,抗干扰性强,实现自适应性,数据压缩,大规模集成。2.实时数字信号处理:信号处理速度必须大于等于输入信号更新的速度,而且信号输入到处理后输出的延迟必须足够的小实时取决因素:芯片速度,运算量(数据率,算法复杂度3.DSP子系统实现方式:通用CPU,加速处理模块,单片机,专用DSP芯片,可编程FPGA器件,通用可编程DSP芯片3.DSP系统典型处理方法:数据流处理。块处理矢量处理4.定点与浮点DSP芯片定点:小数Xf转换为定点数Xd:Xd=int(Xf×2Q定点数Xd转换为小数Xf:Xf=float(Xd×2-Q0.25的Q15表示法——0.25×215=8192=0x20000x4623的Q15表示小数——17955×2-15=0.547943第一位为符号位浮点:bit3bit3bit2bit2bitSef浮点数=(-1S×2(e-127×1.f-0.75=-(0.112=-(1.1×2-1=(-11×(1.1×2(126-127-0.75的IEEE单精度浮点格式数为:(BF400000H5.DSPs芯片特点算数单元:硬件乘法器是DSPs区别于早期通用微处理起的重要标志多功能单元使DSP在单位时间内完成更多的操作,提高了程序执行速度总线结构:哈弗总线结构流水技术:是提高DSPs程序执行效率的另一个重要手段专用寻址单元:地址的计算不再额外占用CPU时间片内存储器:程序存储,数据存储,CACHE丰富的外设6.DSP处理器实现高速运算途径⏹硬件乘法器及乘加单元⏹高效的存储器访问⏹数据格式⏹零循环开销⏹多个执行单元⏹数据流的线性I/O⏹专门的指令集6.DSP评价方法:传统性能评价MIPS-----百万指令每秒MOPS-----百万操作每秒MFLOPS-----百万浮点操作每秒MACS-------乘加次数每秒完整应用评价核心算法评价7.选型依据:速度,精度,芯片资源,开发工具,支持多处理器,功耗与电源管理,成本。8.哈佛总线结构包括6条总线:PAB(程序地址总线,DRAB(数据读地址总线,DWAB(数据写地址总线,PRDB(程序读地址总线,DRDB(数据读总线,DWEB(数据写总线第二章.TMS320C200DSP处理器1.内部结构三个主要组成部分:中央处理单元,存储器,外设同系列芯片具有相同的中央处理单元、总线结构和指令集。片内存储器以及外设有所区别中央处理单元:中央算术逻辑部分(算术逻辑运算,由累加器存放结果,输出数据定标移位器进行移位输入定标部分(将来自存储器的16位数据左移变成32位送往中央算数逻辑单元乘法部分辅助寄存器算数单元(寻址+运算状态寄存器2.C2000总线结构特点(1采用各自独立的数据地址总线分别用于数据读(DBAB和数据写(DWAB,因此CPU的读写可在一个周期内进行(2独立的程序空间和数据空间允许CPU同时访问程序指令和数据。3.引脚DS(output:外部数据存储器选通引脚PS(output:外部程序存储器选通引脚IS(output:外部IO空间存储器选通引脚R/W(output:读写选择信号STRB(output:外部存储器访问选通引脚READY(input:外设准备好信号MP/MC(input:工作模式选择引脚。A0~A15:16位地址线D0~D15:16位数据线4.程序地址产生:程序计数器(利用16位的程序计数器PC对内部和外部程序存储器寻址堆栈(16位宽、8级深度的硬件堆栈。功能:保存返回地址与重要数据微堆栈(16位宽,1级深。功能:保存返回地址。无指令对微堆栈操作。流水线操作(4个独立阶段:取指令(Fetch、指令译码(Decode、取操作数(Operand和执行指令(Execute。5.转移调用和返回指令转移(跳转:使控制转换到新的地址单元调用:使控制转换到新的地址单元,将返回地址压入堆栈返回:使栈顶的地址弹出到程序计数器PC中6.重复指令RPT:它的下一条指令重复被执行,执行次数是重复指令中操作数加一。例如:RPT#NINST1INST2运行结果:INST1执行N+1次7.中断控制(1中断分类触发源角度:硬件中断(内部,外部,软件中断(指令触发DSP管理中断角度:可屏蔽中断,不可屏蔽中断(2中断矢量表又称为中断地址,表明中断发生后,若DSP响应中断,指令执行的地址。(3可屏蔽中断设置中断标志寄存器IFR:中断请求到达CPU时为1中断屏蔽寄存器IMR:为0,屏蔽中断为1,中断中断控制寄存器ICR:(4可屏蔽中断响应流程中断请求-----中断响应-------中断服务(5非屏蔽中断硬件非屏蔽中断:RS,NMI软件非屏蔽中断:INTRk,NMI,TRAP(6中断服务程序ISR中断服务程序是用户编写的,是对中断事件做出响应的子程序。CPU接收到中断请求并响应之后,就根据中断矢量内容转移到相应的中断服务程序ISR中(7复位:优先级最高的中断,属于非屏蔽外部中断(硬件复位操作至少需要6个时钟周期8.存储器与I/O空间(1存储器类型:程序存储空间,数据存储空间,IO空间(2片内存储器与片外存储器片内:速度快,功耗低,运行稳定,访问效率高。片内存储器类型:片内双访问存储器—DARAM片内单访问程序/数据存储器—SARAM掩膜型片内存储器—ROM闪速存储器—FLASH片外:容量大(3程序存储空间功能:程序存储器存放程序的代码、表格信息、固定操作数。程序运行时只读。控制信号引脚:PS,STRB,扩展:两片8K×8位存储器构成8Kx16位的静态存储器与C2000相连(4数据存储空间功能:存放DSP运行时所需要的数据,程序运行时可读写。控制信号引脚:DS:当外部总线正被数据存储器使用时,DS为低电平。STRB:当外部总线正被使用时,STRB为低电平。BR:当访问全局数据空间时,BR为低电平。扩展:2个8K8bit的RAM完成8K16bit静态存储器与C2000的接口本地数据空间:直接寻址,间接寻址全局数据空间:用于保存与其他处理器共用的数据,引脚BR,低电平访问全局(5I/O空间功能:输入输出控制信号引:IS:当外部总线正被IO空间使用时,IS为低电平。STRB:当外部总线正被使用时,STRB为低电平。访问方式:IN、OUT指令(6程序引导功能:在复位时,DSP内部的引导程序把用户程序从外部的8位数据空间存储器中引导到内部的16位程序空间的RAM中,从而开始运行用户程序条件:DSP复位时,BOOT引脚必须为0。(7存储器配置9.片内外设(1时钟产生器(2定时器定时器中断频率为1(1(1++⨯=PRDTDDRffclkout1TINTPRD为16位定时器周期寄存器;TDDR为4位(不超过15定时器除数寄存器;设置:PRD,TCR(3等待状态发生器等待状态产生的两种方式:使用READY信号(低电平有效灵活,可以产生任为任意外部设备产生等待周期设置片内等待状态发生器(WSGR:方便,可靠;为某一空间设置整体的等待周期(4同步串行口基本信号:时钟信号CLKX,帧同步信号FSX,数据信号DX.中断信号:发送中断XINT,接受中断RINTDSP与串口的访问方式:查询,中断同步串行口发送模式:利用内部帧同步的突发模式(FSM=1,TXM=1利用外部帧同步的突发模式(FSM=1,TXM=0利用内部帧同步的连续模式(FSM=0,TXM=1利用外部帧同步的连续模式(FSM=0,TXM=0同步串行口接收模式:突发模式接收连续模式接收(4异步串行口基本信号:数据信号TX,TR,握手信号IO0~IO39.通用IO引脚BIO,XF,IO0~IO3第三章.TMS320C2000软件环境1.寻址方式(1立即寻址短立即数寻址方式RPT#99;RPT后面的指令重复执行100次长立即数寻址方式ADD#16384,2;累加器与数值16384左移2位后相加(2直接寻址必须首先对DP进行设置以确定数据页面,然后再书写进行某种操作的指令,该指令的操作数将确定数据页面内部的特定偏移单元。其步骤如下:LDP#20H;初始化数据页面指针ADD5Dh;累加器与当前数据页面内偏移量5DH单元的内容相加,结果存入累加器中(3间接寻址利用8个16位的辅助寄存器AR7~AR0,可提供灵活多变且功能强大的间接寻址方式。LARAR1,#289HMAR*,AR1ADD*;ACC=ACC+289H@DSC2000提供了4种修改方法供间接寻址选择(1无增量或减量。指令使用当前AR内容作为数据存储器地址,指令执行完成后,当前AR的内容保持不变。ADD*;ACC=ACC+(ARx(2加1或减1。指令使用当前AR内容作为数据存储器地址,然后将当前AR内容加1或减1。ADD*+ADD*-;ACC=ACC+(ARx,ARx=ARx-1(3加或减一个变址量。AR0中的值即是这个变址量。指令使用当前AR内容作为数据存储器地址,然后将当前AR的内容和AR0的值相加或相减,结果送到当前AR中。ADD*0+ADD*0-;ACC=ACC+(ARx,ARx=ARx-AR0(4位翻转加或减一个变址量。AR0中的值即是这个变址量,指令使用当前AR内容作为数据存储器地址,然后将当前AR内容与AR0的值位翻转后相加或相减,结果送到当前AR中。ADD*BR0+;ACC=ACC+(ARx,ARx=ARx+rc(AR0ADD*BR0-2.汇编语言格式[标号][:]助记符[操作数1,操作数2,…][;注释]例如:SYM1.set2;符号SYM1等于2BGN:LDPSYM1;将2装入DP.word016H;初始化一个字为16hNOP;空操作BCNDBGN,BIO;引脚BIO为低电平跳转BGNLDPSYM+1;SYM1+1装入到DP3.伪指令宏指令4.COFF—公共目标文件格式块的定义:目标文件中最小的单位,一个块就是最终在TMS320存储器映像中占据连续空间的一块代码或数据。已初始化块:.text.data.sect.asect未初始化块:.bss.usect链接器的一个主要功能是将块定位到目标存储器中。汇编器的主要任务是为确定汇编语言程序的各部分分别属于哪个特定的段。第四章.DSP系统设计1.具体技术指标采样频率-------由信号频率,带宽决定由采样频率确定任务书中最复杂算法所需最大时间以及系统对实时性要求判断是能否完成工作。片内RAM容量及是否扩展-----由数据量及程序长度决定16/32位,定点/浮点-----------由系统精度决定根据系统用途是计算还是控制,来决定对输入输出端口的要求。2.DSP目标板设计要素步骤:第一步:算法分析与优化第二步:DSP的选择第三步:DSP配置第四步:模拟数字混合电路设计第五步:系统电路设计第六步:系统对软件的编写与调试第七步:系统测试与验证3.硬件设计步骤确定硬件方案--------器件选型--------原理设计----------PCB版图设计--------硬件调试(系统分析|(系统综合原理设计是DSP系统集成中关键的一步,其成功与否是DSP系统能否正常工作的最重要的一个因素。3.软件设计步骤4.系统集成系统集成是将软硬件结合起来,并组装成一台样机,在实际系统中运行,进行系统测试。5.高精度ADC转换器结构:逐次逼近方式,Σ-Δ调制方式积分方式高速ADC转换器结构:并行比较型串-并比较型分路转换型6.高精度ADC转换器应用:精度与速度存在矛盾对电源,接地,电路布局的要求都极为严格外部电路的匹配与后续电路之间的隔离串行输出方式高速ADC转换器的应用:电平逻辑的匹配时序逻辑的匹配高速器件的接地高速器件的去耦7.高速ADC器件的选择:速度与精度折衷保证裕量避免全速运行8.性能测试:动态有效位(ENOB是用来衡量数据采集系统实际工作时有效的位数,它是用分辨率来衡量实际工作时ADC的噪声均方值与理想ADC标识分辨率情况下的量化噪声。采用FFT方法进行测试,具体方案是:(a采用单频正弦信号输入到ADC;(b对ADC输出结果进行快速傅里叶变换FFT,计算SINAD(Signal-to-NoiseandDistor